ISTITUTO NAZIONALE DI FISICA NUCLEARE Preventivo per l'anno 2004
Codice
Esperimento Gruppo PPC 5 Rapp. Naz.: Arnaldo Stefanini Arnaldo Rappresentante nazionale: Stefanini Struttura di appartenenza: PI Posizione nell'I.N.F.N.:
PROGRAMMA DI RICERCA A) INFORMAZIONI GENERALI Linea di ricerca Laboratorio ove si raccolgono i dati Sigla dello esperimento assegnata dal laboratorio
Sviluppo di un sistema per l'imaging basato su un rivelatore a pixel con read−out ottico parallelo Laboratori delle Sezioni di Pisa, Napoli e Cagliari PPC
Acceleratore usato Fascio (sigla e caratteristiche) Processo fisico studiato
Interazione raggi X materia
Apparato strumentale utilizzato
Sorgente di raggi X microfocus
Sezioni partecipanti all'esperimento
Sezioni di Pisa, Napoli e Cagliari
Istituzioni esterne all'Ente partecipante Durata esperimento
2 anni B) SCALA DEI TEMPI : piano di svolgimento
PERIODO
2004−2005
Mod EN. 1
ATTIVITA' PREVISTA primo anno: progettazione dei vari componenti per la realizzazione del sistema 2.8x2.8 cm2 e inizio della produzione. Test con il sistema 1.4x1.4 cm2 secondo anno completamento della realizzazione del sistema 2.8x2.8 cm2 e suo test
(a cura del responsabile nazionale)
ISTITUTO NAZIONALE DI FISICA NUCLEARE Preventivo per l'anno 2004 Struttura CA
Codice
Esperimento PPC Resp. loc.: Paolo Randaccio
Gruppo 5
PREVENTIVO LOCALE DI SPESA PER L'ANNO 2004 In KEuro IMPORTI
VOCI DI SPESA
DESCRIZIONE DELLA SPESA
Parziali
SJ Contatti con la collaborazione
Totale Compet.
SJ
2.0
2.0 0.0 Contatti con il CERN per lo sviluppo della Chip Board e i test relativi
2.0
2.0 0.0 Realizzazione del circuito stampato per la PCI Board
1.5
Componenti per 4 PCI Boards (Bridge + fPGA + Connettori + componenti passivi)
1.0
Realizzazione del circuito stampato per la Mother Board
1.5
Componenti per 4 Mother Board
1.0
Progetto della Chip−Board, realizzazione prototipo, microsaldatura dei chip
4.0
Circuiti GLink, Transreceivers ottici, Fibre ottiche
2.0
11.0 0.0
0.0 0.0 Consorzio
Ore CPU
Spazio Disco
Cassette
Altro
0.0 0.0
0.0 0.0
0.0 0.0
0.0 0.0
Totale
15.0 0.0
Sono previsti interventi e/o impiantistica che ricadono sotto la disciplina della legge Merloni ? Breve descrizione dell'intervento:
Mod EC./EN. 2
(a cura del responsabile locale)
A cura della Comm.ne Scientifica Nazionale
ISTITUTO NAZIONALE DI FISICA NUCLEARE Preventivo per l'anno 2004 Struttura NA
Codice
Esperimento PPC Resp. loc.: Maria Cristina Montesi
Gruppo 5
PREVENTIVO LOCALE DI SPESA PER L'ANNO 2004 In KEuro IMPORTI
VOCI DI SPESA
DESCRIZIONE DELLA SPESA Collaborazione con gli altri gruppi italiani coinvolti
Parziali
Totale Compet.
SJ
SJ
4.0
4.0 0.0 Collaborazione con istituti esteri per progetto scheda di read−out paralleo per 4 chip Medipix2
6.0
6.0 0.0
Realizzazione sistema link ottico per trasferimento dati da motherboard a scheda 15.0 PCI (3 dispositivi) 10.0 Progettazione chipboard per read−out parallelo capace di ospitare 2x2 Medipix2 chip
25.0 0.0
0.0 0.0 Consorzio
Ore CPU
Spazio Disco
Cassette
Altro
0.0 0.0
0.0 0.0
Strumentazione per test link ottico: Optical Return Loss Module 81613A Agilent (richiesta offerta)
9.0
9.0 0.0
0.0 0.0
Totale
44.0 0.0
Sono previsti interventi e/o impiantistica che ricadono sotto la disciplina della legge Merloni ? Breve descrizione dell'intervento:
Mod EC./EN. 2
(a cura del responsabile locale)
A cura della Comm.ne Scientifica Nazionale
ISTITUTO NAZIONALE DI FISICA NUCLEARE Preventivo per l'anno 2004 Struttura PI
Codice
Esperimento PPC Resp. loc.: Arnaldo Stefanini
Gruppo 5
PREVENTIVO LOCALE DI SPESA PER L'ANNO 2004 In KEuro IMPORTI
VOCI DI SPESA
DESCRIZIONE DELLA SPESA
Parziali
SJ Meeting di collaborazione e trasferte presso le altre sezioni del progetto
5.0
Partecipazione a congressi
3.0
Partecipazione a 2 conferenze
5.0
Meeting con i ricercatori dell'Universita' di Erlangen−Nurnberg ( Germania)
3.0
Meeting della collaboarzione Medipix2
2.0
produzione di un lotto di maschere + rivelatori di diverso spessore
43.0
metabolismo di laboratorio
2.0
fantoccio TAC
5.0
Totale Compet.
SJ
8.0 0.0
10.0 0.0
50.0 0.0
0.0 0.0 Consorzio
Ore CPU
Spazio Disco
Cassette
Altro
0.0 0.0
0.0 0.0
Traslatore con scheda di controllo
3.0
pc per simulazioni
2.0
5.0 0.0
0.0 0.0
Totale
73.0 0.0
Sono previsti interventi e/o impiantistica che ricadono sotto la disciplina della legge Merloni ? Breve descrizione dell'intervento:
Mod EC./EN. 2
(a cura del responsabile locale)
A cura della Comm.ne Scientifica Nazionale
ISTITUTO NAZIONALE DI FISICA NUCLEARE Preventivo per l'anno 2004 Struttura CA
Codice
Esperimento PPC Resp. loc.: Paolo Randaccio
Gruppo 5
ALLEGATO MODELLO EC2 Il gruppo di lavoro di Cagliari si è specializzato negli ultimi anni nella progettazione e realizzazione di sistemi di acquisizione ad alta velocità basati su piattaforma PC e interfacce commerciali, quali bus PCI porte USB e Fire Wire. Ciò ha consentito di ridurre notevolmente i costi di progettazione, test e realizzazione dei sistemi e ha permesso di sfruttare al meglio una tecnologia largamente usata e in continuo progresso dal punto di vista delle prestazioni. Anche nell'ambito del progetto PPC il gruppo di Cagliari si occuperà dello sviluppo dei sistemi di interfacciamento e acquisizione dati, realizzando una scheda PCI per il controllo del sistema e la acquisizione dati e la scheda Motherboard per l'interfacciamento con i chip di Medipix. Il gruppo di Cagliari collaborerà con il gruppo di Napoli allo sviluppo del sistema di link ottico e alla realizzazione della ChipBoard per l'alloggiamento dei 4 chip Medipix previsti nel progetto. La microsaldatura dei chip e i test preliminari saranno effettuati con le attrezzature presenti nella camera pulita della Sezione INFN d Cagliari. In allegato sono state inserite le presentazioni relative al progetto PPC per la parte di competenza di Cagliari, una presentazione relativa ad un progetto analogo e alcune immagini acquisite con il sistema attualmente in uso.
Mod EC./EN. 2a Pagina 1
(a cura del responsabile locale)
ISTITUTO NAZIONALE DI FISICA NUCLEARE Preventivo per l'anno 2004 Struttura CA
Codice
Esperimento PPC Resp. loc.: Paolo Randaccio
Gruppo 5
ALLEGATO MODELLO EC2
Mod EC./EN. 2a Pagina 2
(a cura del responsabile locale)
Sezione di Cagliari
Pisa - Napoli - Cagliari Gruppo di Cagliari:
Dott. V. Fanti – Dott. R. Marzeddu – Prof. P. Randaccio Sassari, 9 Luglio 2003
1
Realizzare un rivelatore in Si (spessore 0.3-1.0 mm) ibrido a pixel con 512× ×512 pixel, passo 55 µm (area totale 28× ×28 mm2) con readout parallelo in fibra ottica in grado di fornire un frame rate > 25 fps. Applicazioni: imaging su piccoli animali (CT, SPECT) • Rivelatore unico 512 x 512 pixel • Area attiva 28 x 28 mm2
Sassari, 9 Luglio 2003
2
Caratteristiche generali: Dimensioni 1.6 x 1.4 cm2 (~ 2.3 cm2) Matrice: 256 x 256 pixel Matrice attiva Pixel: 55 x 55 µm2 Area attiva 1.982 cm2 (87% della sup. tot.) Contatti Alimentazione 2.2 V 127 pad per la connessione dei segnali di I/O Connessione in bump-bonding con rivelatori a semiconduttore (Si, CdTe, ZnCdTe)
Sassari, 9 Luglio 2003
3
Scheda PCI
Motherboard
Chipboard 2x2
Flat cable 100 pin
Optical serial link
Scheda PCI
Motherboard
Optical serial link Sassari, 9 Luglio 2003
4
Bus PCI (70 Mbyte/s)
Scheda PCI
Chipboard
Link ottico (1.25 Gbit/s)
Flat cable control/status signals Flat cable (~70 Mbyte/s)
Motherboard Sassari, 9 Luglio 2003
5
Data bus
Driver 32 bit Driver 32 bit
CPLD
Control bus (16 bit)
ADC 4ch
DAC_OUT
DAC Ext
EXTDAC_IN
DAC HV
DAC_BIAS
DAC Pulse DAC Pulse
Switch
Chip 4
Chip 3
Chip 1
Chip 2
Driver 32 bit Driver 32 bit
TEST_IN
Sassari, 9 Luglio 2003
6
Logica programmabile CPLD: Gestione dei segnali di configurazione del chip Voltage level translator (driver) 2.2 V
3.3 V (output)
4 Digital to Analog Converter (DAC): 2 DAC per il test della elettronica (test pulse) 1 DAC controllo dell’alimentatore di alta tensione 1 DAC per sostituire un DAC del chip 1 Analog to Digital Converter (ADC) Lettura dei DAC interni Sassari, 9 Luglio 2003
7
Optical serial link (32 bit)
G2Link TX 16 bit G2Link TX 16 bit
CPLD Control bus (16 bit)
Registro 16 bit
CMOS
LVDS
LVDS
CMOS
5V
2.2 V
5V
3.3 V
Gestione del test pulse Sassari, 9 Luglio 2003
8
Logica programmabile CPLD/FPGA: Registro di configurazione del chip Alimentazione (driver) 5V
3.3 V (elettronica)
5V
2.2 V (Medipix2 chips)
Moduli G2Link TX e RX
Link ottico (Napoli): 2 moduli G2Link 16 bit TX 40 MHz (~1.25 Gbit/s)
Sassari, 9 Luglio 2003
9
Optical Serial Link G2Link
FPGA
G2Link
PROM
Bus locale 32 bit, 50 MHz
Control bus
Clock E2prom
Bridge PCI 9054
3.3 V
Bus PCI 32 bit, 33 MHz
Sassari, 9 Luglio 2003
10
Bridge PCI 9054: Gestione dei canali DMA (70÷80 MByte/s) Logica programmabile FPGA: Gestione dei segnali di configurazione del chip Clock di lettura (burst mode) Voltage level translator (driver) 2.2 V
3.3 V (output)
Sassari, 9 Luglio 2003
11
Flat cable 100 pin (schermato): 32 (+ 32 ) pin per i segnali della porta parallela 16 pin per i segnali di controllo e di stato del chip
Flat cable alta densità (.025’’)
Connettore IDC Mini 100 pin (passo 0.05’’): Dimensioni: ~ 8 cm di lungh. Connettore 3M IDT alta densità Sassari, 9 Luglio 2003
12
Medipix2 Parallel Readout System V. Fanti, R. Marzeddu, P. Randaccio
4-th IWORID
Amsterdam 8 – 12 September 2002 IWORID 2002 - P.Randaccio
Dynamic imaging with Medipix2 ONE CHIP 256x256x14 bits per frame
EIGHT CHIPS
25 frames per second
1.8 x 108 bits per second
2.3 x 107 bits per second
2.3 x 107 bytes per second
2.9 x 106 bytes per second
Serial I/O: 180 MHz Parallel I/O 32 bit: 5.7 MHz
However, the readout speed should be as high as possible to reduce the dead time; aiming to 10% DT we should reach frequencies 10 times higher. IWORID 2002 - P.Randaccio
The PC platform as acquisition system Actually the PC is the best solution for: • Acquisition • Processing • Visualization • Storage in imaging systems.
IWORID 2002 - P.Randaccio
PC architecture
North Bridge (Hi speed devices) South Bridge (Low speed devices) I/O & interconnect busses: • Host Bus • Memory Bus • AGP (Graphics) • V-link (interbridge connection) • ATA (Hard disks) • PCI • USB • IEEE 1394 firewire • Legacy (ISA) …. obsolete IWORID 2002 - P.Randaccio
Computer speed The typical processor clock frequency is 1 GHz The word length is 32 bits = 4 bytes but …. the data transfer rate is not 4 Gbyte/s ! The speed is limited by the bus clock: • Host bus (between CPU and North Bridge): 200 MHz • Memory : 200 MHz
AGP(4x) : 132 MHz
• ATA : 100 MHz
PCI : 33 MHz
• ISA : 8 MHz IWORID 2002 - P.Randaccio
Maximum transfer speed (the effective one) All values expressed in Mbytes/s Parallel busses
single mode
burst mode
DMA
Legacy bus
2.7
----
4.2
PCI bus
10
60
122
Low speed
Full speed
USB 1.1
0.2
1.5
Firewire IEEE1394a
12.5
50
Serial busses
IWORID 2002 - P.Randaccio
The PCI bus : essentials Peripheral Component Interconnect (PCI) 32-bit multiplexed data/address bus Clock frequency : 33 MHz (66 MHz) Maximum (theo) transfer rate : 132 MB/s (264 MB/s) 3.3V & 5V operability Plug and Play single mode e burst mode transaction reflected wave switching IWORID 2002 - P.Randaccio
Transmission line
Standard method: incident wave switching VME, ISA, EISA, …. busses V
V
t < Tprop.
VTH
Incident wave
t > Tprop.
VTH
Incident wave
X incident point Slot 1
Rterm
Slot 2
X
bus end Slot 3
Slot 4
Slot 5
bus end Slot 6
Slot 7
BUS Incident point
IWORID 2002 - P.Randaccio
Slot 8
Slot 9
Slot 10
Rterm
PCI method: reflected wave switching V
V
t < Tprop.
Tprop
VTH
Incident wave
VTH
X incident point
X incident point
bus end Initiator
Slot 1
Slot 2
Slot 3
bus end
Target Slot 4
Slot 5
Slot 6
Slot 7
Slot 8
Slot 9
BUS Incident point
IWORID 2002 - P.Randaccio
Slot 10
Dev #1
Dev #2
PCI bus length limit
Dev #n
d T_prop ≤ 10 ns ; d = bus length ; v = 2 ·108 m/s T_cyc
Worst case:
T_hig h
∆x = 2d ∆x = v ·T_prop = 2 m
Clock device #1
d ≤ 1 m (theo)
T_skew
Clock device #2
Tprop = 30 ns – Tval – Tsu - Tskew IWORID 2002 - P.Randaccio
T_low
Bridge Connection between PCI bus and local bus for timing, operating voltage (5V/3.3V/2.2V), protocols
Logic & I/O circuits Local bus (CMOS)
BRIDGE
PCI bus IWORID 2002 - P.Randaccio
PLX PCI9054 Bus Master I/O Accelerator
IWORID 2002 - P.Randaccio
Bridge PLX9054 • Bus Master interface • 32-bit data bus, 28-bit address bus • 3.3V, 5V tolerant • Local bus clock up to 50 MHz • Dual DMA channels • Six Read/Write FIFOs 16 Lword • Single and burst mode operation (block transfer up to 16 LWord) • Unlimited burst length • Memory spaces remap (up to 256 Mbytes of memory) IWORID 2002 - P.Randaccio
Burst read mode PCI Bus
Read FIFO (16 x 32 bit)
Local Bus
PCI Read Request
The bridge prefetches data from Local Bus device at max. clock speed
Read D0
Prefetched data is stored in the internal FIFO
Read D1
PCI bus reads data from the FIFO The PCI bridge returns data from internal FIFO in sequential address read operations until FIFO is empty
Read D2
Read D15
= full IWORID 2002 - P.Randaccio
= empty
I/O burst advantage Bus access (address, data, control cycles) slows down I/O operation. The prefetch with FIFOs reduces the time needed for bus access operations by a factor 16. CPU reads data directly from FIFO at very high speed. PCI Bus
Local Bus
CPU
North bridge FIFO
Host memory
PCI/Local bridge FIFO
South Bridge Host/PCI bridge IWORID 2002 - P.Randaccio
Reading data from Medipix2 parallel port PCI bridge reads 16 Lword from Medipix2 parallel port through local bus
CPU reads data from FIFO
Acquisition rate is about 64 MByte/s 32 bits - 16 MHz mean acquisition rate IWORID 2002 - P.Randaccio
Most PCs do not support burst read !
If the North Bridge has no FIFO (Intel bridges) the CPU readout phase is slower
Acquisition rate is about 10 MByte/s IWORID 2002 - P.Randaccio
Reading from a PCI device BIOS ROM
4G
It is like a memory block transfer from PCI Address Space to program data.
PCI memory
From the software point of view it is just a move instruction.
CPU
System RAM
1M
Each data transfer between bridges and busses is transparent to the software.
IWORID 2002 - P.Randaccio
PCI Local Spaces A PCI device can be configured as five memory spaces with configurable address offset and range Space0
Space1
Space2
Space3
Space4
Local bus Configuration Address Space
BRIDGE
IWORID 2002 - P.Randaccio
I/O Address Space
Memory space reserved for Medipix data Local Space 4 Local Space 3
Not assigned Not assigned
Local Space 2
Not assigned
Local Space 1
Medipix matrix data read through parallel port
Local Space 0
Serial data Status Control IWORID 2002 - P.Randaccio
MPRS: general schematic Medipix2 Testboard 127 I/O & Power Supply
Motherboard
Flat cables 34-pin
IWORID 2002 - P.Randaccio
PCI Board
Motherboard Line drivers from Medipix to DAQ CMOS - LVDS drivers Power Supply, voltage regulator 3.3V – 2.2V
Medipix
2.2 V Voltage Regulator
Test Board
Drivers Lvds Cmos Z-adapter
IWORID 2002 - P.Randaccio
34-pin I/O flat cables
Motherboard picture IN Conn.
OUT Conn.
Z-adapter
CMOS LVDS Medipix TB Connector
DRIVERs
IWORID 2002 - P.Randaccio
Voltage Reg.
MotherBoard & Testboard picture
IWORID 2002 - P.Randaccio
DAQ: PCI board PCI Universal card for 32-bit, 33 MHz slot. Main components: PCI Bridge: connection from PCI Bus to Local Bus Registers for output lines Buffers for input lines Address decode circuit Local Clock circuit Voltage regulator 3.3V Serial Eeprom
Registers Clock 3.3 V
IWORID 2002 - P.Randaccio
Bridge PCI
Buffers Address Decode EEPROM
Output connector
PCI Board picture
Input connector
Address decode
Output registers Input buffers Clock 3.3V reg. Eeprom
Bridge
IWORID 2002 - P.Randaccio
PCI Board picture
IWORID 2002 - P.Randaccio
Software Software
Hardware
Control, acquisition & visualization (VBasic)
Motherboard Medipix2
Library Medipix.dll (C++)
PCI board
IWORID 2002 - P.Randaccio
Utility software: PCI board control panel Scan PCI bus Open device Read/write test Internal registers configuration
IWORID 2002 - P.Randaccio
Acquisition utilities Set the DACs Reset matrix data Set pixel registers Readout
IWORID 2002 - P.Randaccio
Image acquisition timing time
Readout
2 ms
Start
~ 0 ms
~38 ms
Medipix2
X-rays
MPRS
Raw data memory
MPRS
Medipix photon counting phase
Image reconstruction routine Image Memory
~ 0 ms
Stop Readout
MPRS MPRS
IWORID 2002 - P.Randaccio
Image reconstruction Any image processing is made by software after the acquisition, in particular: Image reconstruction with deserialization and derandomization The total time is : 256x8x14x32xTs = 917504xTs where Ts is the period of the inner software loop. The reconstruction time depends on CPU speed: however with a normal PC it lasts no more than 10 ms The software does the reconstruction during the Medipix2 photon counting phase, so it does not slow down the process. IWORID 2002 - P.Randaccio
Conclusions • Parallel readout seems to be appropriate for the Medipix2 dynamic imaging acquisition. • Actual PCs are convenient platforms for the image acquisition, processing, storage and visualization. • Interfaces based on PCI bus are easy to develop and fast enough for our purposes. • The hardware complexity is transparent for the software thanks to the bridges. • Image reconstruction made by software simplifies MPRS hardware design. IWORID 2002 - P.Randaccio
! " ! $
#
% &
% &
' ( & )
# *
+ , -. / 01+
"
2 3γ 4
- .
3γ 4 5 , - .
# 0, 6 *
7
8
-
2
9 !
:
/ <
/
1
;
ISTITUTO NAZIONALE DI FISICA NUCLEARE Preventivo per l'anno 2004 Struttura NA
Codice
Esperimento PPC Resp. loc.: Maria Cristina Montesi
Gruppo 5
ALLEGATO MODELLO EC2
Mod EC./EN. 2a Pagina 1
(a cura del responsabile locale)
ISTITUTO NAZIONALE DI FISICA NUCLEARE Preventivo per l'anno 2004 Struttura NA
Codice
Esperimento PPC Resp. loc.: Maria Cristina Montesi
ALLEGATO MODELLO EC2
Gruppo 5
Mod EC./EN. 2a Pagina 2
(a cura del responsabile locale)
Pixel Detector with Optical Parallel Read-out for Computed Tomography (PPC) Introduzione Il progetto proposto, relativamente alla attività della Sezione di Napoli, permette di utilizzare le competenze sviluppatesi in Sezione nell’ambito dei precedenti progetti INFN finanziati dal Gr. V: POLAR e COLOR per quanto riguarda lo sviluppo di architetture per sistemi di acquisizione basate su link ottici paralleli e seriali, ed il progetto MAMA per lo sviluppo di rivelatori ibridi a pixel. L’obiettivo è la realizzazione di un rivelatore ibrido a pixel in silicio formato da una matrice di 512×512 pixel quadrati con pitch di 55 µm (area sensibile 28×28 mm2) connesso tramite bump-bonding a 4 chip di lettura Medipix2, ciascuno di 256x256 celle, mediante un read-out veloce. Il read-out dei 4 chip Medipix2 sarà di tipo parallelo attraverso il bus a 32 bit di Medipix2 e il trasferimento di dati al DAQ avverrà su un link in fibra ottica in grado di garantire un rate di acquisizione superiore a 25 frames/s sull’intera matrice multichip. Le possibili applicazioni previste per un tale sistema di rivelazione sono nell'ambito dell'imaging tomografico per piccoli animali sia per quanto riguarda la Computed Tomography (sistema di rivelazione che ruota in modo solidale a una sorgente di raggi X attorno al soggetto) sia per la Single Photon Emission Computed Tomography (SPECT) (sistema di rivelazione che ruota attorno a un soggetto marcato con traccianti radioattivi gamma-emittenti). Durante il primo anno si prevede la realizzazione di un sistema basato su read-out parallelo a singolo chip, mentre alla fine del secondo anno verranno eseguiti i test sul sistema a 4 chip.
Il rivelatore PPC Negli ultimi anni, il settore dei rivelatori di radiazione a pixel a semiconduttore ha conosciuto un significativo sviluppo grazie ai progressi della tecnologia CMOS che ha consentito la realizzazione di integrati con densità superficiali di transistor dell’ordine di in 0.1 transistor/µm2. Infatti, una vasta gamma di applicazioni con radiazione ionizzante richiede pixel di dimensioni inferiori a 100 µm di lato e questo implica, per aree sensibili dell’ordine di 1 cm2, la necessità di leggere il segnale di carica (dovuto alla radio-ionizzazione) di molte migliaia di pixel. Evidentemente, ciò è possibile solo con
circuiti integrati specifici (ASIC) ad alta integrazione. Ad esempio, la collaborazione MED-46 ha contribuito a sviluppare, alla fine degli anni ’90, il circuito di lettura denominato Medipix1 che presenta 64x64 celle di 170 µm di lato, in tecnologia SACMOS 1.0 µm, per varie applicazioni di imaging medico e biologico, con conteggio del singolo fotone interagente. La connessione, mediante la tecnica del bump-bonding, a rivelatori a pixel di silicio, ha permesso la realizzazione di cosiddetti rivelatori ibridi che rappresentano, nel settore dei rivelatori a semiconduttore di radiazione X e gamma, la tecnologia di punta. Attualmente una delle sfide principali per i rivelatori ibridi a pixel è quella di riuscire ad ampliare l'area sensibile di questi sistemi di imaging, con un pitch < 100 µm. Seguendo questo filone di ricerca la collaborazione MAMA ha contribuito allo sviluppo del chip Medipix2 (tecnologia CMOS 0.25 µm), costituito da una matrice di 256×256 pixel quadrati di lato 55 µm, che permette il conteggio di singolo fotone con rate fino a 1 MHz per pixel. Il chip Medipix2 è stato connesso mediante indium bumpbonding a rivelatori a pixel (con la stessa segmentazione del chip) sia di Si con spessore 300 µm, sia di CdTe con spessore 1 mm. L'area sensibile è 14×14 mm2 e la lettura della matrice di contatori può avvenire sia mediante bus seriale LVDS fino a 200 MHz che mediante bus parallelo CMOS a 32 bit fino a 100 MHz. In questo ambito, il progetto proposto di realizzazione di un rivelatore ibrido a pixel in Si, con spessore compreso nell'intervallo 300 µm ÷ 1 mm, formato da una matrice di 512×512 pixel quadrati con passo 55 µm, con un'area utile di rivelazione di 28×28 mm2, rappresenta un obiettivo di grande interesse tecnologico per molte applicazioni scientifiche. Il rivelatore sarà connesso tramite bump-bonding a 4 chip Medipix2, in una forma di multi chip module. Al fine di consentire una elevato rate di lettura dei frames di immagine (512x512x14 bit) per applicazioni dinamiche o ad alto flusso di radiazione, il read-out di tipo parallelo con trasmissione seriale in fibra ottica dovrà garantire un rate di acquisizione superiore a 25 frames/s. La quantità di dati che deve essere letta in un singolo frame è determinata dal numero di chip Medipix2 connessi al rivelatore. Utilizzando 4 chip, in un singolo frame dovremo leggere circa 3.6 Mbit (4 chip con 256x256 pixel, ogni pixel un contatore a 14 bits) che nel caso di read-out seriale richiede una velocità di acquisizione di 90 Mbit/s per un frame rate di 25 fps, o di 2.8 Mwords/s usando una porta parallela a 32 bit. Durante la fase di read-out il chip non può acquisire dati e pertanto, con un tempo morto del 10%, si devono raggiungere transfer rates dell’ordine di 0.9 GHz per il read-out seriale e 28 MHz per il parallelo.
Il read-out parallelo sviluppato dal gruppo di Cagliari (P. Randaccio) nell'ambito del precedente progetto MAMA era basato su una scheda PCI che nella sua configurazione standard è in grado di trasmettere parole di 32 bit a 33 MHz, per la lettura di un singolo chip Medipix2. Tale progetto, basato su collegamenti su cavo piatto di rame, verrà qui integrato ed ampliato in modo da avere, su bus PCI, la lettura in fibra ottica e fino a 4 chip Medipix2. Il sistema di read-out sarà costituito da due schede: una mother board e una PCI board. Il collegamento tra queste due schede sarà effettuato in fibra ottica sia per poter eliminare l'ingombro dei cavi sia per poter permettere una connessione comoda e non limitata in frequenza anche a distanze anche di qualche decina di metri tra le due schede. La motherboard sarà direttamente connessa ai rivelatori e dovrà poter essere agevolmente posizionata su un sistema rotante posto, per ragioni di radioprotezione, a distanza dal PC di acquisizione su cui sarà installata la scheda PCI (vedi figura). Serializing Logic
PCI Board
Deserializing Logic
PC
Optical Serial Link < 1Gbit/s Rivelatore Si con 512×512 pixel bump-bonded a 4 Medipix2 chips Motherbord: - parallel chipboard per 4 chip; - alimentazioni, conversione CMOS-LVDS; - DAC e ADC per il setting di segnali analogici; - Logica di serializzazione
La mother board ospiterà -
la chipboard su cui saranno connessi i 4 “buttable” chip Medipix2 in modo da ridurre al minimo gli spazi morti tra chip e chip (50 µm);
-
i convertitori dei segnali CMOS-LVDS;
-
link ottico di trasmissione dati seriale in fibra ottica.
La scheda PCI che oltre a sovrintendere alle operazioni di lettura/scrittura del chip dovrà interfacciarsi con il link ottico di ricezione dati in fibra ottica.
Link ottici Il grosso impegno industriale nel settore delle telecomunicazioni ha portato, negli ultimi anni, all'offerta di una vasta gamma di componenti opto-elettroniche per fibre ottiche e a un considerevole abbattimento dei loro costi. Sono disponibili dispositivi optoelettronici dotati di uno standard di progettazione (dispositivi Small Form Factor – SFFche hanno le stesse caratteristiche geometriche, specifiche opto-elettroniche e assegnazione
dei
pin)
che
sullo
stesso
package
ospitano
sezioni
di
trasmissione/ricezione in fibra ottica completamente disaccoppiate capaci di eseguire operazioni seriali nel dominio del Gbit/s. Per distanze ravvicinate, i trasmettitori SFF sono formati da una sorgente VCSEL (Vertical Cavity Surface Emitting Laser) che emette a 850 nm, e utilizzando una fibra multi-modo hanno un range di poche centinaia di metri. La sezione trasmettitrice include il circuito per l’alimentazione e la modulazione della sorgente ottica basata su un LVPECL differenziale. La sezione ricevitrice è formata da un fotodiodo seguito da un preamplificatore e un formatore con output differenziale LVPECL. Il package del ricevitore SFF incorpora un sub-assembly ottico, a cui viene direttamente connessa la fibra ottica. Nel laboratorio di Microelettronica della Sezione di Napoli e del Dipartimento di Scienze Fisiche dell’Università “Federico II” di Napoli sono stati sviluppati sistemi di acquisizione dati basati sulle componenti sopra descritte nell’ambito dell’esperimento ATLAS ed è stata mostrato che tali link su singola fibra consentono un'agevole trasmissione di dati a rate dell'ordine del Gbits/s. Il sistema proposto utilizzerà una sezione trasmettitore/ricevitore basata su dispositivi SFF accoppiati a chip SERDES (serializzatore/deserializzatore) della famiglia G-link della Agilent. della serie HDMP-103xA. Il data rate ottenibile varia da 26 a 140 Mbyte/s con un clock dei dispositivi compreso tra 13 e 70 MHz. Il serializzatore HDMP-1032A accetta in ingresso livelli TTL ma fornisce in uscita un segnale seriale differenziale ad alta velocità in logica LVPECL, compatibile con l’ingresso del trasmettitore SFF. L’HDMP-1032A deserializzatore può essere alimentato direttamente dall’output differenziale di un ricevitore SFF nello standard LVPECL e fornisce in uscita i dati con livelli TTL. In particolare, il sistema ottico di connessione mother board → PCI sarà formato da due link unidirezionali (Mother→to→PCI) per la trasmissione dei dati e da un un link bidirezionale (Mother↔PCI) per i segnali di controllo del chip.
Applicazioni Le caratteristiche del sistema di imaging proposto verranno valutate sia nell’ambito di una micro CT per piccoli animali già esistente (esperimento TAPPA), sia nell’ambito di applicazioni SPECT per piccoli animali. La Sezione di Napoli è responsabile di questa seconda applicazione. Infatti data la piccola massa dei soggetti in esame (topi con una massa compresa tra 20g e 100g e un diametro del torace inferiore a 4 cm) è possibile pensare di utilizzare come tracciante gamma I-125 (energia dei fotoni nell’intervallo 2835 keV). A tali energie, un rivelatore in Si spesso 800 µm presenta una efficienza di rivelazione di circa il 25%.
Tasks Di seguito gli obiettivi del progetto verranno riassunti per fasi e anni con l’indicazione delle persone coinvolte. 1° Anno: 2004 1- Analisi del sistema di read-out parallelo per Medipix2 (MPRS) - P. Randaccio, V. Fanti, R. Marzeddu, A. Aloisio, F. Cevenini 2- Progettazzione link ottico per 1 chip - A. Aloisio, F. Cevenini 3- Progettazzione link ottico per 4 chip - A. Aloisio, F. Cevenini 4- Realizzazione link ottico con scheda a read-out parallelo del chip Medipix2 e scheda PCI (singolo chip Medipix2)- P. Randaccio, V. Fanti, R. Marzeddu, A. Aloisio, F. Cevenini. 5- Sviluppo Software di acquisizione dati e controllo PCI-Motherboard-Chipboard e test di funzionamento- M. Autiero, G. Mettivier, M.C. Montesi, P. Russo 6- Progetto board per read-out parallelo di 4 chip Medipix2 - P. Randaccio, P. Russo, A. Ordine, S. Galeotti (Pisa) 2° Anno: 2005 1- Test del singolo rivelatore con read-out parallelo e link ottico per applicazione SPECT - G. Mettivier, M.C. Montesi, P. Russo 2- Realizzazione link ottico per 4 chip – a cura di A. Aloisio, F. Cevenini 7- Assemblaggio sistema a 4 chip con read-out parallelo e link ottico -
P.
Randaccio, V. Fanti, R. Marzeddu 3- Test del sistema con singolo rivelatore e 4 chpi Medipix con read-out parallelo e link ottico per applicazione SPECT - G. Mettivier, M.C. Montesi, P. Russo
Milestones -
31-12-2004
Realizzazione link ottico con scheda a read-out parallelo del chip Medipix2 e scheda PCI (singolo chip Medipix2); -
31-12-2004
Progetto board per read-out parallelo di 4 chip Medipix2.
ISTITUTO NAZIONALE DI FISICA NUCLEARE Preventivo per l'anno 2004 Struttura PI
Codice
Esperimento PPC Resp. loc.: Arnaldo Stefanini
Gruppo 5
ALLEGATO MODELLO EC2 Sono stati condotti in collaborazione con la sezione di Napoli studi preliminari su un sistema di rivelazione di area 1.4 x1.4 cm2 ovvero basato su un unico chip di lettura Medipix2. In particolare abbiamo realizzato immagini usando il fantoccio RMI 156 raccommandato per controlli di qualita’ in mammografia dall’American College of Radiology, irraggiando il sistema con un fascio mammografico standard e rivelando particolari con contrasto fino al 2 %. L’equalizzazione della risposta dell’intera matrice, utilizzando segnali elettrici test, non e’ stata eseguita a causa di un problema di attenuazione di tali segnali lungo le colonne del chip. Cio’ nonostante e’ stato possibile uniformare sufficientemente la risposta dei 55k pixels attivi e non rumorosi, usando un’altra procedura basata sull’analisi della distribuzione del rumore. Nell’immagine risultante, collage di piu’ immagini, si vede bene la quadrettatura legata alle diverse acquisizioni ( fig. 1): lavoreremo quindi nella direzione del miglioramento di queste procedure di equalizzazione. Nell’ambito dell’esperimento proposto PPC il gruppo di Pisa curera’ la simulazione e la realizzazione del rivelatore 2.8 x 2.8 cm2. Studi preliminari sono stati condotti per valutare l’allargamento subito dalla carica depositata all’interno del silicio, a causa della diffusione, e di come questo allargamento influenzi , qualora la raccolta avvenga nella periferia tra due o piu’ pixel, l’efficienza di rivelazione globale. Infatti se la carica raccolta e’ inferiore al valore di soglia fissato dal discriminatore, l’evento non viene registrato. In particolare abbiamo valutato questo effetto al variare dello spessore del rivelatore, trovando che passando da uno spessore di 300 micron a quello di 800 micron in silicio, l’efficienza di rivelazione, inclusiva della perdita di conteggi dovuta alla soglia di discriminazione fissata al 50% della carica totale generata , passa dal 18% al 31% per un’energia dei fotoni incidenti di 22keV. In figura 2 sono riportate l’efficienza intrinseca del rivelatore, ottenuta usando XCOM, e le stime della perdita di efficienza per due diversi valori di soglia di discriminazione. Si provvedera’ a simulare il rivelatore con ISE−TCAD al fine di studiare l’andamento del potenziale elettrico sia sui bordi che all’interno del rivelatore per trovare una geometria che ne ottimizzi il funzionamento evitando il rischio del break−down. Verranno predisposte una serie di strutture test per caratterizzare il run e confrontare gli andamenti elettrici dei dispositivi con quelli previsti dalle simulazioni. Successivamente al test dei rivelatori prodotti si seguira’ il bump bonding dei rivelatori ai chip di read−out. Si collaborera' alla progettazione della chip board per read−out parallelo di 4 chip Medipix2. Le caratteristiche del sistema realizzato verranno valutate nell’ambito di una micro CT per piccoli animali gia’ esistente ( esperimento Tappa), in particolare andando a sostituire l’
Mod EC./EN. 2a Pagina 1
(a cura del responsabile locale)
ISTITUTO NAZIONALE DI FISICA NUCLEARE Preventivo per l'anno 2004 Struttura PI
Codice
Esperimento PPC Resp. loc.: Arnaldo Stefanini
Gruppo 5
ALLEGATO MODELLO EC2 attuale sistema di acquisizione basato su una CCD con quello realizzato dall’esperimento PPC e confrontando le prestazione dei due diversi sistemi di acquisizione. Sara’ necessario adattare le prese dati e i programmi di acquisizione alle diverse geometrie dei rivelatori. Durante il primo anno questo verra’ fatto usando un rivelatore di area 1.4x1.4 cm2, mentre il rivelatore con area 2.8x2.8 cm2, verra’ usato durante il secondo anno. Data la piccola massa dei soggetti in esame ( topi che avranno una massa che andra’ dai 20g ai 100g e un diametro del torace inferiore ai 4cm) e’ sufficiente un’energia media del fascio di circa 22 keV. Il sistema proposto avendo un passo di lettura di 55 micron ben si presta allo studio di piccoli animali inoltre avendo la possibilita’ di acquisire 25 fps si ha la possibilita’ di realizzare una presa dati in pochi minuti permettendo anche di pensare a studi dinamici con mezzi di contrasto. Si pensa anche di avviare, quanto prima, una collaborazione con l’Istituto di Fisica dell’Universita’ di Erlangen−Nurnberg ( Germany). Fig. 1 Immagine ottenuta componendo 6x7 acquisizioni singole del fantoccio RMI 156 e suo schema . Fig. 2 Confronto tra l’efficienza intrinseca di un rivelatori di Si di diverso spessore e la percentuale di perdita di carica dovuta alla diversa soglia del discriminazione (considerando la diffusione) PRIMO ANNO 4/04 Simulazione del rivelatore 2.8 x2.8 cm2, con ISE−TCAD e sua sottomissione in fonderia. 12/04 Test del sistema di acquisizione con un rivelatore di area 1.4x1.4 cm2, in collaborazione con la altre Sezione dell'esperimento, e prime prove di immaging usando un fantoccio per micro−CT. SECONDO ANNO 6/05 Bump−bonding del rivelatore 2.8x2.8 cm2 alla relativa elettronica. 12/05 Test del sistema 2.8 x2.8 cm2 e sue prove di imaging in collaborazione con la altre Sezione dell'esperimento.
Mod EC./EN. 2a Pagina 2
(a cura del responsabile locale)
Fig. 1 Immagine ottenuta componendo 6x7 acquisizioni singole del fantoccio RMI 156 e suo
%
schema .
70 65 60 55 50 45 40 35 30 25 20 15 10 5 0
soglia50% soglia60%
0
200
400
600
800
1000
Spessore rivelatore (µm)
Fig. 2 Confronto tra l’efficienza intrinseca di un rivelatori di Si di diverso spessore e la percentuale di perdita di carica dovuta alla diversa soglia del discriminazione (considerando la diffusione)
Codice
Esperimento Gruppo PPC 5 Rapp. Naz.: Arnaldo Stefanini
ISTITUTO NAZIONALE DI FISICA NUCLEARE Preventivo per l'anno 2004
PREVENTIVO GLOBALE DI SPESA PER L'ANNO 2004 In KEuro A CARICO DELL' I.N.F.N. Struttura
Miss. interno Miss. estero. di cui SJ
di cui SJ
Materiale di cons. di cui SJ
Trasp. e Facch. di cui SJ
Spese Calc. di cui SJ
Affitti e Manut. Appar.
Mater. inventar.
di cui SJ
di cui SJ
Costr. appar. di cui SJ
TOTALE Compet. di cui SJ
8,0 4,0 2,0
10,0 6,0 2,0
50,0 25,0 11,0
5,0 9,0
73,0 44,0 15,0
TOTALI 14,0
18,0
86,0
14,0
132,0
PI NA CA
A carico di altri Enti
NB. La colonna A carico di altri enti deve essere compilata obbligatoriamente
Note:
Mod EC./EN. 4
(a cura del responsabile nazionale)
ISTITUTO NAZIONALE DI FISICA NUCLEARE Preventivo per l'anno 2004
Nuovo esperimento Gruppo PPC 5
PROPOSTA DI NUOVO ESPERIMENTO L’espermento PPC vuole sviluppare un innovativo sistema di imaging digitale di 8cm2 di area attiva, formato da 262144 pixels e trasmissione dati su fibra ottica. Il sistema che si vuole realizzare prevede un rivelatore di area totale 2.8 x 2.8 cm2, basato su una matrice di silicio di spessore compreso nell’intervallo 300−1000 micron, segmentato con passo di 55 um, che risponde alla necessita’ di ampliare l’area sensibile di sistemi di imaging con passo < 100 micron. La lettura e il processing di un cosi’ grande numero di elementi attivi e’ possibile grazie agli sviluppi avuti dalla tecnologia CMOS che ha consentito la realizzazione di chip di read−out con elevata densita’ di transistors in aree submillimetriche. Il chip Medipix2 essendo realizzato in tecnologia 0,25 micron CMOS mette in atto queste elevate capacita’ di integrazione; infatti e’ un circuito con 256x256 pixels quadrati ciascuno di lato 55 micron e in ciascun pixel e’contenuto: uno stadio di preamplificazione, un comparatore che puo’ funzionare sia a finestra sia a singola soglia e un contatore a 13−bit +1 di overflow. Questi stadi presenti in ogni singolo pixels fanno di Medipix2 un single−photon –counting chip che e’ stato sviluppato nell’ambito della collaborazione europea Medipix2 ( http://www.cern.ch/MEDIPIX). Tests preliminari condotti su questi dispositivi hanno provato il funzionamento sia del chip sia dell’insieme chip−rivelatore. Il chip di lettura sara’ connesso al rivelatore attraverso la tecnica del bump−bonding, in particolare verra’ realizzato un rivelatore che necessitera’ di 4 chips di lettura. Il read−out dei 4 chip Medipix2 sarà di tipo parallelo e il trasferimento di dati al DAQ avverrà su un link in fibra ottica in grado di garantire un rate di acquisizione superiore a 25 frames/s. La quantità di dati che deve essere letta in un singolo frame è di 3670016 bits (4 chip con 256x256 pixel, ogni pixel un contatore a 14 bits) che nel caso di read−out seriale richiede una velocità di acquisizione di 90 Mbit/s o di 2.8 Mwords/s usando una porta parallela a 32 bit. Durante la fase di read−out il chip non può cumulare statistica (acquisire dati), pertanto se vogliamo ridurre il tempo morto al 10%, si devono raggiungere frequenze dieci volte superiori. Le frequenze di acquisizione richieste sono 0.9 GHz per il read−out seriale e 28 MHz per il parallelo. Il sistema proposto per il read−out parallelo è basato su una scheda PCI in grado di trasmettere parole di 32 bit a 33 MHz e sostenere quindi la frequenza richiesta per il read−out parallelo dei 4 chip Medipix2 al fine di ottenere un frame rate superiore a 25 fps. Il sistema di read−out sarà costituito da due schede: una mother board che ospiterà: la chipboard su cui saranno connessi i 4 chip Medipix2, i convertitori dei segnali CMOS−LVDS e il link ottico di trasmissione dati in fibra ottica; e una PCI board che oltre a sovrintendere alle operazioni di lettura/scrittura del chip dovrà interfacciarsi con il link ottico di ricezione dati in fibra ottica. Il collegamento tra queste due schede sarà effettuato in fibra ottica sia per poter eliminare l'ingombro dei cavi sia per poter permettere una distanza anche di qualche decina di metri tra le due schede. Il sistema in fibra ottica proposto utilizzerà una sezione trasmettitore/ricevitore basata su dispositivi Small Form Factor affiancata da un gruppo serializzatore/deserializzatore appartenente alla famiglia G−link Agilent dei chip SERDES che offre una soluzione generale capace di implementare una connessione punto−punto ad alta velocità senza la necessità di avere un protocol chip, e raggiungendo un'agevole trasmissione di dati a rate dell'ordine del Gbits/s. Le caratteristiche del sistema realizzato verranno valutate nell’ambito di una micro CT per piccoli animali gia’ esistente, in particolare andando a sostituire l’attuale sistema di acquisizione basato su una CCD con quello realizzato dall’esperimento PPC. Data la piccola massa dei soggetti in esame ( topi che avranno una massa che andra’ dai 20g ai 100g e un diametro del torace inferiore ai 4cm) e’ sufficiente un’energia media del fascio di circa 22 keV. Il sistema proposto avendo un passo di lettura di 55 micron ben si presta allo studio di piccoli animali inoltre avendo la possibilita’ di acquisire 25 fps da la possibilita’ di realizzare una presa dati in pochi minuti. Mod EN5
Codice
Esperimento Gruppo PPC 5 Rapp. Naz.: Arnaldo Stefanini
ISTITUTO NAZIONALE DI FISICA NUCLEARE Preventivo per l'anno 2004
PREVISIONE DI SPESA Piano finanziario globale di spesa In KEuro ANNI Miss. FINANZIARI interno 2004 2005
TOTALI
Mod EC./EN. 6
Miss. Materiale di Trasp. e Spese estero. cons. Facch. Calc.
14 14.0
18 18.0
86 55.0
28,0
36,0
141,0
0 0.0
0 0.0
Affitti e Manut. Appar. 0 0.0
Mater. Costr. inventar appar. 14 0.0
14,0
0 0.0
TOTALE Compet. 132.0 87.0
219,0
(a cura del responsabile nazionale)
ISTITUTO NAZIONALE DI FISICA NUCLEARE Preventivo per l'anno 2004 Struttura CA
Codice
Esperimento PPC Resp. loc.: Paolo Randaccio
Gruppo 5
COMPOSIZIONE DEL GRUPPO DI RICERCA
N 1 2 3 4
RICERCATORE Cognome e Nome
Qualifica Dipendenti Incarichi
Affer. al . gruppo
%
5 5 5 5
20 50 50 40
P.O. AsRic Bors. P.A.
%
Numero totale dei Tecnologi Tecnologi Full Time Equivalent
0 0
N
N
Numero totale dei ricercatori Ricercatori Full Time Equivalent
Cognome e Nome
TECNICI Cognome e Nome
Qualifica Incarichi
Dipendenti Ruolo
Art. 15
Collab. tecnica
10
4 Numero totale dei Tecnici 1.6 Tecnici Full Time Equivalent
1 0.1
Annotazioni: mesi−uomo
Osservazioni del direttore della struttura in merito alla disponibilità di personale e attrezzature
Mod EC./EN. 7
%
Assoc. tecnica
1 MARRAS DAVIDE CTer.
SERVIZI TECNICI Denominazione
Qualifica Incarichi Ass. Ruolo Art. 23 Tecnol. Dipendenti
Ruolo Art. 23 RicercaAssoc
CESAREO ROBERTO FANTI VIVIANA MARZEDDU ROBERTO RANDACCIO PAOLO
TECNOLOGI
(a cura del responsabile locale)
ISTITUTO NAZIONALE DI FISICA NUCLEARE Preventivo per l'anno 2004 Struttura NA
Codice
Esperimento PPC Resp. loc.: Maria Cristina Montesi
Gruppo 5
COMPOSIZIONE DEL GRUPPO DI RICERCA
N 1 2 3 4 5 6
RICERCATORE Cognome e Nome
Qualifica Dipendenti Incarichi
Affer. al . gruppo
%
Ruolo Art. 23 RicercaAssoc P.A.
Aloisio Alberto Bors. Autiero Maddalena Cevenini Francesco Mettivier Giovanni Montesi Maria Cristina Russo Paolo
P.S. AsRic R.U. P.S.
N
TECNOLOGI Cognome e Nome
Qualifica Incarichi Ass. Ruolo Art. 23 Tecnol. Tecn. Dipendenti
40 1 Ordine Antonio 50 40 Numero totale dei Tecnologi 100 100 Tecnologi Full Time Equivalent Qualifica 80 TECNICI Dipendenti Incarichi N Cognome e Nome Collab. Assoc.
5 5 5 5 5 5
Ruolo Art. 15
Numero totale dei ricercatori Ricercatori Full Time Equivalent
Annotazioni: mesi−uomo
0.5 1.0
Osservazioni del direttore della struttura in merito alla disponibilità di personale e attrezzature
Mod EC./EN. 7
20
1 0.2 %
tecnica
6 Numero totale dei Tecnici 4.1 Tecnici Full Time Equivalent
SERVIZI TECNICI Denominazione 1 Officina Meccanica 2 Servizio Elettronica
tecnica
%
(a cura del responsabile locale)
0 0
ISTITUTO NAZIONALE DI FISICA NUCLEARE Preventivo per l'anno 2004 Struttura PI
Codice
Esperimento PPC Resp. loc.: Arnaldo Stefanini
Gruppo 5
COMPOSIZIONE DEL GRUPPO DI RICERCA
N 1 2 3 4 5 6 7 8 9 10 11 12
RICERCATORE Cognome e Nome
Qualifica Dipendenti Incarichi
Affer. al . gruppo
%
Ruolo Art. 23 RicercaAssoc
Amendolia Roberto S. Belcari Nicola Bisogni M. Giuseppina Cicalini Enrico Del Guerra Alberto Fantacci M. Evelina Linsalata Stefania Motta Alfonso Novelli Marzia Quattrocchi Mariagrazia Rosso Valeria Stefanini Arnaldo
P.O. Bors. R.U. Dott. P.O. R.U. Spec. AsRic Dott. Dott. R.U. P.O.
Numero totale dei ricercatori Ricercatori Full Time Equivalent
5 5 5 5 5 5 5 5 5 5 5 5
Cognome e Nome
Qualifica Incarichi % Ass. Ruolo Art. 23 Tecnol. I Tecn 20 Dipendenti
40 1 Galeotti Stefano 50 30 Numero totale dei Tecnologi 100 30 Tecnologi Full Time Equivalent Qualifica 30 TECNICI 50 N Dipendenti Incarichi Cognome e Nome Collab. Assoc. 30 Ruolo Art. 15 tecnica tecnica 70 70 70 60
12 Numero totale dei Tecnici 6.3 Tecnici Full Time Equivalent Annotazioni:
SERVIZI TECNICI Denominazione
N
TECNOLOGI
mesi−uomo
Osservazioni del direttore della struttura in merito alla disponibilità di personale e attrezzature
Mod EC./EN. 7
(a cura del responsabile locale)
1 0.2 %
0 0
ISTITUTO NAZIONALE DI FISICA NUCLEARE Preventivo per l'anno 2004
Codice
Esperimento Gruppo PPC 5 Rapp. Naz.: Arnaldo Stefanini
MILESTONES PROPOSTE PER IL 2004 Data completamento
Descrizione
3/04
realizzazione della scheda PCI con controllo del sistema e linea di lettura parallela
4/04
Simulazione del rivelatore 2.8 x2.8 cm2, con ISE−TCAD e sua sottomissione in fonderia.
6/04
9/04
12/04
Realizzazione della motherboard nella versione con i connettori per l'alloggiamento della della chipboard separata. Completamento del sistema di acquisizione con linea di lettura su fibra ottica. Realizzazione chip−board e motherboard in versione preliminare
Realizzazione link ottico con scheda a read−out parallelo e della scheda PCI per l'unita' da 1.4x1.4 cm2. Progetto board per read−out paralleo di 4 chip. Realizzazione versione completa di:PCI board, chip−board e motherboard per la lettura di 4 unita'. Test del sistema di acquisizione con un rivelatore di area 1.4x1.4 cm2, e prime prove di immag usando un fantoccio per micro−CT.
Mod EC./EN. 8
(a cura del responsabile nazionale)
