OTN tar över efter SDH i transportnät

DEL

2 TEKNIK

Automatisera programtest i embeddedsystem

Nr 2, 24 februari 2012. BRANSCHTIDNINGEN FÖR NORDENS ELEKTRONIKER

Opto växer Kommer ni ihåg alla svenska optoföretag som runt millennieskiftet dök upp som en sol och ned som en pannkaka? Vissa grundare hann sälja sina företag för ofattbara summor pengar, i storleksordningen 7 till 8 miljarder kronor, medan andra, med is i magen, fortsatte mot det bittra slutet. Redan då, i slutet av 90-talet, talade man om att Internet skulle komma att innebära att behovet av kapacitet skulle öka våldsamt. I stället närmast tvärdog marknaden för transceivrar för optisk telekommunikation. Ett företag som Optilion fick aldrig den chans det förtjänade. Nu ökar behovet av snabba uppkopplingar med rekordfart. Teleoperatörerna hinner knappt beställa nya system förrän behovet av kapacitet har ökat ytterligare. Ökad användning av Internet ser vi inte bara i det fasta nätet, med ökat behov av senaste xDSLlösningar, utan framför allt i mobilnäten där användningen av smarta telefoner och LTE-modem sätter press på kapaciteten i infrastrukturen. Vi ser också en helt annan utveckling inom optoelektroniken. LEDlampor ersätter i allt högre grad andra typer av lampor. Det leder till nya krav på såväl drivkretsar för dessa lysdioder som på nya mätinstrument och mätmetoder. Drivkretsarna skall givetvis utvecklas för att totalt ge så låga förluster som möjligt. Men glöm inte EMC-aspekten. Idag sänder alltför många LEDlampor ut olaglig stördimma! n n n Gunnar Lilliesköld

INNEHÅLL: Opto/displayer OTN ersätter SDH Mät LED med SMU Drivkrets för LED Utveckla för LED EDA/konstruktionsverktyg Återanvänd och anpassa Verifiera FPGA-lösning ASIC till lågpris Energioptimera FPGA Optimera yielden DC/DC för hög temperatur Radio SOS ersätter GaAs Embedded Automatisera programtest Linuxspalten Svensk Elektronik

sid 25 sid 26 sid 29 sid 31 sid 33 sid 34 sid 36 sid 38 sid 40 sid 42 sid 43 sid 44 sid 45 sid 46

sid 44

OTN tar över efter SDH i transportnät SDH har varit det dominerande protokollet för transportnät under de två senaste decennierna. På senaste tiden har dock OTN tagit över som det populäraste protokollet för transportnät. David Kirk, Director of Marketing, Communications Business Unit, Exar jämför här dessa båda protokoll i syfte att ge ett perspektiv på hur och varför OTN har ersatt SDH. Transportprotokoll har utvecklats under en lång tid, under vilken varje generation har ärvt flera egenskaper och beteenden från sina föregångare. SDH utvecklades ursprungligen för att effektivt transportera DS1, DS3 och E1 genom att definiera behållare på 1,5 Mb/s 2 Mb/s och 50 Mb/s. Denna fina granulering passade samtidens typiska bandbredder, men förhindrade SDH-skalning mot mer effektiv transport av större nyttolast (t ex 10 Gbit/s Ethernet). I början var SDH-nätelementen direktanslutna med fiberoptikkablar och tjänstgjorde som optiska och fysiska lager av OSI-buntar. Senare ledde behovet av ökad bandbredd över en enkel fiber till utvecklingen av WDM-tekniken och skapandet av ett underliggande transportnät för den befintliga SDH-nätinfrastrukturen. Detta resulterade i att tjänsteleverantörerna måste driva två olika transportlagernät. En attraktiv egenskap hos DWDM-näten är att de transporterar klientdata på ett transparent sätt. Även SDH-tekniken innefattar transparent överföring av PDHsignaler, men den kräver också anpassning eller delavslutande av datasignaler och multiplexering av SDH-signaler i lägre hastigheter. Avsaknaden av systemtidstransparens orsakar således problem vid transport av en tjänsteleverantörs SDH-signaler genom en annan tjänsteleverantörs nät. OTN-definitionen introducerades vid en tid då alla dessa problem var väl kända. OTN definierades uttryckligen för att fokusera på transport av större bandbreddssignaler, inkludera både DWDM- och TDM-transportnätlager samt transparent transport av klientsignaler.

jä mf örel s e me d s d h Det är inte en överraskning att OTN har flera likheter med SDH, eftersom flera av dess egenskaper bygger på teknik som var rådande när SDH definierades. Följande likheter finns: • Ramindelning och kryptering

Fig 1. TCM för multioperatörnät.

Fig 2. Hierarkisk multiplexering.

• Lager (väg, sektion) • BIP-8-felövervakning • Indikationer för fram- och bakfel samt larm • Kommunikationskanaler • APS-skyddssignalering • Bytemultiplexering Trots alla tydliga likheter finns det även flera signifikativa skillnader som bygger på lärdomar från flera års utveckling och användning av SDH-utrustning.

nalernas fasta ramtakt och olika ramstorlekar har dock OTN-signalerna fasta ramstorlekar och olika ramtakter. Varje SDHsignalhastighet är dessutom fyra gånger nästa låga hastighet i hierarkin (t ex STM16 = 4 × STM-4). I OTN-hierarkin definieras varje högre hastighet så att nyttolastområdet kan bära flera (vanligtvis fyra) av nästa låga signaler inklusive all systemtid. Multiplikatorn blir inte exakt 4 när systemtiden läggs till detta nyttolastområde.

tre l age r i s d h SDH innehåller tre lager samt en regeneratorsektion, multiplexeringssektion och väg, men OTN inkluderar endast sektion och väg. Multiplexeringssektionen inbegriper felisolering och skydd. TCM-funktionaliteten i OTN ger mer flexibel nätfelsövervakning och -skydd samt gör linjelagret överflödigt.

bi t f e ls d e t e kt e r i n g BIP-8-övervakningen från SDH används i stor utsträckning även för OTN, men den annorlunda ramstrukturen gör att OTN inte lider av effekterna från en enkel BIP8-räkning som täcker progressivt större antal byte för större vägsignaler (t.ex. VC-44c, VC-4-16c etc.).

r a ms truk tur o ch s igna l b its h a s tigh e te r I likhet med SDH har OTN rad- och kolumnorienterade ramstrukturer med ramindelningsbytes, systemtidsbytes och nyttolastområden. I motsats till SDH-sig-

t r an s pare n s En av DWDM-nätens nyckelegenskaper är deras förmåga att transportera klienter, inklusive OTN-klientsignaler, på ett transparent sätt. Det betyder att det är möjligt fortsättning på nästa sida.

Anpassa och återanvänd konstruktioner – sid 33

OPTO/DISPLAYER

Utvärdera lysdiodens ljusstyrka med SMU SMU står för Source Measuring Unit. Den typen av kombinerad källa/mätenhet är utmärkt för att karakterisera ljusstarka lysdioders egenskaper, skriver Jun Kurita, HSTD R&D Project manager, och Stewart Wilson, European Business Manager for Semiconductor Parametric Test Systems, båda inom Agilent Technologies. Miljökrav pressar på för en snabbt ökad användning av ljusstyrka lysdioder (HBLEDs) tack vare deras energieffektivitet och långa livslängd. Vita HBLEDs används i stor utsträckning inom- och utomhusbelysning, bakgrundsbelysning i displayer och i strålkastare för fordonsindustrin och har drivit den optiska verkningsgrad till mer än 100 lm/W. HBLED finns för strömmar från runt 20

mA, till 1 A och upp till så mycket som 10 A samtidigt som framspänningsfallet håller sig inom 3 till 4 V. Artikeln presenterar en metod för snabb och noggrann elektrisk karakterisering av vita HBLED med hjälp av en Source Measuring Unit, SMU.

vad ä r en smu? Blockschemat, fig 1, visar en

fortsättning från sid 25.

att multiplexera OTN-signaler till höghastighetssignaler utan att offra data-, systemtids- och tidtransparens. SDH transporterar PDH-signaler transparent, men kan inte transportera andra SDHsignaler utan att offra tid och viss systemtid.

f l erope rat örsnät (tcm) En av hanteringsnackdelarna med SDH var de dåliga dataintegritets- och felisoleringsmetoderna för fleroperatörsmiljöer. När en viss obruten anslutning passerar igenom nätelement i fler än ett operatörsnät är det viktigt att varje operatör övervakar tjänsterna mellan elementen i sina egna nät. TCM (Tandem Connection Monitoring, se figur 1), tillåter en definition av flera godtyckliga ändpunktspar för anslutningsövervakning så att operatören ges en enkel uppsättning av larmoch bitfelsräkningar som är associerad med en viss del av det egna nätet. Tandemanslutning infördes så småningom även för SDH, men den var svårarbetad och användes därför i låg utsträckning. i n klu d e ring av f ec I transportnät används framfelskorrigering för att korrigera överföringsfel som är typiska för långa fiberrutter. Viss SDH-utrustning med egen kapacitet för framfelskorrigering (typiskt för STM-64) har utvecklats, men används i

I sin nuvarande roll som Director of Marketing på Exar, innehar David Kirk ansvaret för strategisk marknadsföring av OTN-produkter. Davids 18 års erfarenhet inom telekommunikation inbegriper design av programvara, fast programvara, FPGA och ASIC för transportsystem samt hantering av halvledarprodukter.

mycket låg utsträckning. FEC utgör däremot en del av OTN-standarden, och det finns även flera andra äganderättsskyddade FECsystem som har bättre prestanda än den Reed-Solomon FEC som specificeras i OTN-standarden.

ma ppni ng oc h multi plexering Vid multiplexering av SDH-behållare till höghastighetssignaler mappas nyttolasten för alla behållare till en gemensam tidbas samtidigt som en pekarmekanism an-

knitter-switch number one in switches

Switches for all Applications 5 Million Switches in Stock Worldwide Support

26

Fig 1. Förenklat schema för anslutningar mellan SMU och LED.

spänningskälla, en strömkälla, en switch, en ström- och en voltmeter. Allt är integrerat i ett kompakt paket. Beroende på önskad typ av mätningar kan vi välja att låta SMU fungera som en spän-

ningskälla med strömmeter, en strömkälla med voltmeter, en strömmeter med noll Volt spänningsfall eller voltmeter med hög inimpedans. Det är lätt att utvärdera ström/

vänds för att lokalisera ramgränsen för varje nyttolast. På så sätt anpassas sektionsnyttolasten för alla SDH-behållare, och de verkliga nyttolasterna flyter i förhållande till varandra. Olika administratörsgruppnivåer definieras i SDH, men multiplexeringen sker i ett steg. I OTN mappas hela låghastighetssignalen, inklusive systemtid och nyttolast, asynkront till nyttolasten för höghastighetssignalen med en av två mekanismer. Den första mekanismen är AMP, som medger små positiva eller negativa frekvensförskjutningar av låghastighetssignalen relativt den högre hastigheten. Den andra är GMP, som medger nästa oändliga negativa frekvensförskjutningar av låghastighetssignalen relativt den högre hastigheten. I samband med OTN rekommenderades ursprungligen multiplexering av behållare i ett steg, men numera är även multiplexering i flera steg tillåtet. Se fig 2.

kapacitet för en större variation av klientsignaler som Ethernet och ATM. Dessa MSPP utvecklades slutligen till MSTP (Multi-Service Transport Platform), i typfallet med DWDM- och/eller OTNkapacitet. OTN-kapabel utrustning utvecklades både från MSPP i SDHnät samt OADM (Optical Add/ Drop Multiplexer) i DWDM-nät. Den tidigaste utrustningen hade en digital virfunktion som före överföringen mappade andra signaler än OTN till OTN i syfte att använda OTN-protokollets FEC. På senare tid har OADM utvecklats till den programomkonfigurerbara versionen ROADM (Reconfigurable Optical Add/Drop Multiplexer), och dessa system har i typfallet både transponderkort (med digital virfunktion) och muxponderkort med ett multiplexeringssteg som omvandlar flera låghastighetssignaler till en enda OTN-signal. I den senaste transportplattformen P-OTS (Packet Optical Transport System) kombineras transponder- och muxponderfunktionerna i ROADM med OTN-behållarlogik (t ex ODUj). I flera fall kan dessa system även utföra paketlogik för tjänster som Ethernet eller MPLS och därmed skapa en mer flexibel transportplattform som kan hantera både krets- och paketlogikfunktioner.

t y pis k a utrus tnin gs - pl at tf o r ma r Den första SDH-nätutrustningen utgjordes i huvudsak av enterminalsmultiplexorer som mappade och multiplexerade flera PDHsignaler till transportsignalerna STM-1, STM-4 och STM-16. Därefter utvecklades ADM (Add/ Drop Multiplexor) för att medge ringtopologi och linjära lägg till/ släpp-kedjor. MSPP (Multi-Service Provisioning Platform) hade

Toggle Switches Push Button Switches Slide Switches Dual In-Line Switches

a nvä n d n i n g av ot n Hittills har OTN i huvudsak an-

knitter-switch knitter-switch UK Limited

Grove House, Lutyens Close, Chineham Court, Basingstoke, RG24 8AG, United Kingdom

Rotary Switches

Tel: +44 (0)1256 338670 Fax: +44 (0)1256 338671 Email: [email protected]

Tact Switches

www.knitter-switch.com

spänningskarakteristiken (I-V) genom att ansluta en SMU som visas i fig 1. Spänningsmatning/ mätning av ström, eller strömmatning/mätning av spänning kan snabbt utföras utan att anslutningarna ändras. Agilents precisions-SMU i serie B2900A har en bred effektkapacitet, hög upplösning och hög noggrannhet. B2900A-familjen kan utvärdera och testa olika slags elektriska apparater. För LED IV-mätningar kan B2900A-serien mata 3 A i DC-läge och 10,5 A i pulsläge, med upp till 6 ½ siffrors upplösning och mätning i både ström- och spänningsläge. B2900A-serien stöder både 2-trådsanslutning, för enkel mätning, och 4-tråds Kelvin-anslutning för precisionsmätning. 4-tråds Kelvin-anslutning rekomvänts för transport av SDH- och 10GE-signaler. Många ändringar av OTN-standarden på senare tid har breddat funktionaliteten så att den nu även stöder 40 Gbit/s och 100 Gbit/s samt erbjuder en ökad kapacitet för Gigabit Ethernet och andra protokoll som FibreChannel och Video. Det finns en tydlig marknad för multiplexering och transport av flera låghastighetssignaler (<10 Gbit/s), men huvuddelen av OTN-bruket kommer att förläggas till transportnätets kärna och fortsätta att fokuseras på bandbreddsledningar. Införandet av OTN-logik genom utvecklingen av P-OTS-utrustning realiserar den verkliga nätaspekten på OTN och möjliggör en bredare användningsbas och flera skyddsalternativ för nätet. Trots SDH-nätens linje- och ringorientering är det troligt att användningen av OTN-utrustning mer kommer att fokuseras på maskformiga nät. Den planerade integreringen av paketlogikskapacitet med OTN-logik i P-OTS-utrustningen kan också få en signifikativ effekt på hur OTN-utrustningen används.

s am m an fat t n i n g OTN inkorporerar utan tvivel flera element från äldre nätverksteknik som PDH och SDH, men utgör ändå ett signifikativt utvecklande steg inom transporttekniken. Tjänsteleverantörer världen över har valt OTN som transportteknik, och mycket tid och energi spenderas just nu på att utveckla ny utrustning som kraftigt kan bredda användningen av OTN i tjänsteleverantörernas nät. n n n David Kirk, director of Marketing på Exar

ELEKTRONIK I NORDEN 2/2012

OPTO/DISPLAYER menderas för lysdiodkarakterisering så att spänningsfallet i enhetens ledningsförbindningar elimineras. SMU kan generellt kategoriseras som ett likströmsinstrument. Förutom att kunna leverera och mäta likspänningar och -strömmar kan B2900A-familjen också generera vågformer med upp till 100 kSa/s och digitalisera vågformer med upp till 100 kSa/s. Denna funktion möjliggör vågformen mätning av antingen spänning och ström när en puls eller pulståg av spänning eller ström appliceras på enheten. Detta möjliggör enkel inspelning av en komponents transientsvar utan användning av ett oscilloskop, samtidigt som det tillåter exakta DC-mätningar. B2900A-serien har ett lättanvänt grafiskt användargränssnitt (GUI) med en stor QVGA LCDfärgskärm. Detta möjliggör ett intuitivt handhavande av en mängd olika inställningar, mätningar och visningar med hjälp av ratten och med frontpanelens ”soft keys”. Mätresultatet presenteras både traditionellt numeriskt och grafiskt. I-V-kurvan kan också nås med hjälp av en ”soft key”, liksom vågformen i tidsplanet. Den intuitiva frontpanelen ger kraftfulla debug-möjligheter för att kontrollera och hjälpa till vid felsökning under fjärrprogrammering. Förutom frontpanelens grafiska gränssnitt finns för PC-baserade I-V-mätningar en gratis mätprogramvara som kallas: ”Quick I/V”. Med den kan man styra instrumentet via LAN, USB eller GPIB. Interaktivt kan man utvärdera komponenter och programvaran innehåller kraftfulla funktioner för svepmätningar, puls, samplade mätvärden, grafisk display, tabelluppställning och stöd för instrumentstyrning av flera SMUers med upp till 4 kanaler. Dessutom finns drivrutiner för SCPI, IVI-COM och LabView för att passa de flesta användares programmeringsmiljöer. Mätningar av vita HBLED har med hjälp av Quick IV visas i fig 3. Mätfunktionerna görs alla i B2900A medan Quick IV används enbart för att anropa inbäddade mätfunktioner och visa resultaten. Läs mer om test vid LED-tillverkning i applikationsnoten ” LED Production Test Using the Agilent B2900A Series” 59907140EN på www.agilent.com

ytmonterade typen av HBLED kräver i allmänhet värmeavledning och därför är det rekommendabelt att använda pulssvepta mätningar. Dessa mätningar beskrivs i detalj i ett senare avsnitt. Där demonstreras karakterisering av HBLED såväl med ström i fram- som i backriktningen. Testobjektet är en vit HBLED med en maximal ström i framriktningen på 20 mA och en högsta spänning på 5 V i backriktningen.

Fig 4a visar inställningen och en fönster för förhandsgranskning som visar svept vågform och mätning i tidsdomänen. Efter inmatningen av svepparametrarna: startspänning, stoppspänning, antal steg och strömöverensstämmelse klickar sedan användaren på knappen märkt ”Measure”. Mätrutinen utförs sedan snabbt och automatiskt. Genom att trycka på ”Graph” visas sedan den fortsättning på nästa sida.

T.v. Fig 2. B2900A-seriens utmatningskapacitet.

Your question: Can the ¸RTO also perform logic analysis? Our answer: Yes! Test embedded designs quickly and accurately with the MSO option. A new hardware option turns the ¸RTO oscilloscope into an MSO. It provides 16 additional digital channels with an input frequency of up to 400 MHz. The advantages at a glance: ❙

❙

❙

❙

otion:* m o r p in l Surfe: a i c e p ebstorrf-in S new w u

ur arz.se/s er at o Regist.rohde-schwpecial scope www eive your s ou to recunt! hen yre. w s o e c o li dis pp b st

ly a our we nter fer on f r in o 2. E is d r * Th e your o eof Q1 20t1o receive plac until end SCOPE Validount code. disc discount your

5 Gsample/s sampling rate for detailed signal analysis across the entire 200 Msample memory depth Extremely high acquisition rate of 200 000 waveforms/second for accelerated debugging Hardware-implemented trigger and numerous trigger types for pinpointing faults The ease of use you have come to rely on

For more information, visit: www.scope-of-the-art.com Phone: 08 - 605 19 00 [email protected]

Check out our new webstore at: www.rohde-schwarz.se/surf-in

mä tn i ng av sm å s trö mm ar Alla lysdioder är temperaturkänsliga och påverkas av upphettning på grund av ström i framriktningen. Men om denna ström är relativt liten (20 mA - 30 mA) kan mätningarna genomföras utan alltför stor hänsyn till värmeavledning och kylning. Den ELEKTRONIK I NORDEN 2/2012 EIN nr 2 2012.indd 1

27 2012-02-10 13:54:12

OPTO/DISPLAYER

Fig 3. Testuppställning: B2900A-serien med komponent/provningsfixtur och PC.

Fig 4. a) Inställning av svepta DC-parametrar b) grafisk bild av mätningar med programvaran Quick IV.

fortsättning från sid 27.

I-V kurva som ses i fig 4b. Markörfunktionen visar framspänningsfallet 3,25 V vid den nominella strömmen i framriktningen (10 mA) medan backströmmen (1 nA) erhålls vid -5V. Dessa mätningar kan skickas till en dator i standard .CSV-format eller som skärmdump för ytterligare hantering och bearbetning.

i -v -m ät ning vid h ö g e ffe kt Vid höga strömmar i framriktningen, >100 mA, kräver HBLED korrekt värmeavledning och kylning för att inte värmen skall påverka I-V-egenskaperna. I det här fallet är en pulsad svepmätning en förutsättning för att

kunna karakterisera I-V-egenskaper. I detta exempel anser vi en vit HBLED med en transgent strömpuls på 1 A i framriktningen samt en kontinuerligt uppmätt ström i framriktningen på 350 mA. Denna komponent är inte konstruerad för spänning i backriktningen. Fig 5a. visar hur inställningarna ser ut medan fig 5b visar förhandsgranskningsfönstret med pulsad vågform. Men ibland överensstämmer inte mätresultaten med förväntningarna. Det beror vanligtvis på det faktum att utströmmens vågform kan skilja sig från det programmerade värdet. Orsakerna till det är i allmänhet komplexa och beror oftast på en kombination av kablar och anslutning till

enheten, ändliga eller begränsade svar hos instrumentet, kapacitiva lastning och så vidare. Hittills har ett oscilloskop har använts för att observera och felsöka under mätningen. Detta är dock inte nödvändigt tack vare B2900A seriens samplingsfunktion som kan spela in den verkliga vågformen med hög hastighet och sampling med hög upplösning. Till exempel kan en spänningspuls med 10 ms var-

aktighet tillförs komponenten och vi observerar så den resulterande vågformen. I fig 5a har man infört en fördröjning av matningskällan på 1 ms för att kunna se prestanda i framkanten av strömmen. I exemplet samplar vi med 100 µs intervall, med sammanlagt 200 samplingsvärden. Resultatet ser vi i fig 5b. Den övre linjen är den pålagda spänningens vågform och den undre linjen är strömmens vågform i framriktningen. Från denna bild kan vi se några långsamma transientsvar under första hälften av den uppmätta strömpulsens vågform. Av detta kan vi med fog dra slutsatsen att det vore rimligt att mäta strömmen i andra hälften av mätningen med pulssvep. Därför vore det lämpligt att tillämpa en fördröjning på 5 ms under mätningen. Mätparametrarna bör justeras beträffande inställningen av pulssvep enligt fig 6a. Efter mätning av I-V- kurvan i fig 6b visar markörfunktionen framspänningen 3,185 V vid en nominell ström i framriktningen på 350 mA. Att mäta framspänning vid nominell framström är ett vanligt testkrav vid tillverkning. B2900A-seriens samplande mätfunktioner bidrar till att optimera den minsta pulsbredd och fördröjningstiden vid mätning för att öka produktionskapaciteten. Fig 7a visar transientens vågform när en 350 mA puls med 10 ms varaktighet påförs en HBLED medan fig 7b visar transientens vågform när en 350 mA puls med 1 ms varaktighet påförs samma HBLED. Den övre linjen den uppmätta spänningens vågform medan den

nedre raden är den påförda strömmens vågform. Även med 1 ms puls är det möjligt att noggrant mäta komponenten om fördröjningstiden är korrekt optimerad.

p u ls bre d d e n s t y r lju s s t y rkan Att driva med en konstant ström är det vanligaste sättet att kontrollera ljusstyrkan i HBLEDs. Ljusstyrkan hos en vit HBLEDs är nästan proportionell mot strömmen. Men det optiska spektrumet förändras av likströmförändringar. För att eliminera färgförändring tillämpas pulsbreddsmodulation för att styra ljusstyrkan utan färgförändringar. B2900A-seriens triggerfunktion kan användas vid optiska mätningar av HBLEDs. Triggerfunktionen kan generera ett programmerat antal pulser eller ett oändligt pulståg med både programmerad pulsbredd och period. Med en lämplig optisk detektor kan ljusstyrkan mätas genom att ändra pulsbredd. Detta kan uppnås genom att använda antingen den främre panelen eller stödfunktionen för fjärrprogrammering. B2900A-seriens ”List sweep function” kan åskådliggöra och programmera godtyckliga vågformer med upp till 2500 datapunkter. Mätprogramvaran Quick IV erbjuder grafiska datainmatning och gör det möjligt att skapa matematiska data samt importera data från kalkylprogram som Microsoft Excel. Som ett exempel påförs flera signaler med fast pulsbredds/ pulstidsförhållande på 500 Hz på HBLED-komponenter. Här har vi möjlighet att övervaka vågfor-

Fig 5. a) Inställning för samplade mätningar. b) Kurvan visar samplade mätningar.

High Tech switch mode Strömförsörjning • laddare • LED-driver

OUR POWER – YOUR MAGIC Överensstämmer dina produkter med ErP2? FRIWO är redo! Vi erbjuder:  40 års erfarenhet  Driftsäkra produkter - hög MTBF  Brett sortiment  Kundanpassade lösningar Officiell nordisk FRIWO-partner

28

www.awilco-multiplex.dk

Fig 6. a) Inställning av pulsparametrar. b) Grafiken visar ström-spänningskurva (I-V).

ELEKTRONIK I NORDEN 2/2012

OPTO/DISPLAYER

LED-lampor ökar kraven på drivkretsen Kraftiga lysdioder håller på att bli en populär lösning för många belysningstillämpningar som drivs av elnätet. Jeff Gruetter marknadsingenjör inom kraftprodukter hos Linear Technology Corporation, går in på de nya krav på drivkretsar som ställs och på hur dessa bör utformas. De ljusstarka lysdiodernas förmåga att spara energi, deras långa

livslängd och miljöfördelar fortsätter att driva på utvecklingen av

en rad olika tillämpningar för halvledarbelysning (solid state lighting, SSL). Det bör inte komma som en överraskning att tillväxten för lysdioder fortsätter att öka kraftigt. Vid slutet av 2010 var marknaden för ljusstarka lysdioder värd 8,2 miljarder dollar och den förväntas växa till över 20 miljarder dol-

Fig 8. 20 % dutycycle b) 50 % dutycycle c) 80 % dutycyle. Strömmen i framriktningen: 20 mA.

Fig 9. a) 20 % dutycycle b) 50 % dutycycle c) 80 % dutycycle. Ström i framriktningen: 1 A.

mer hos både ström och spänning. Mätningarna ställs in för 10 µs mellanrum mellan samplingarna, under 5 cykler med 1000 samplingar vilket resulterar i 200

punkters pulsade utdata. Fig 8 visar strömmens vågformen (nedre linjen) och spänningens vågform (övre raden) hos en lågströms HBLD under olika körcykler. Fig

RACT20_255x85_Nordic_Layout 1 1/30/2012 7:27 PM Page 1

NEW!

9 visar samma mätningar för en HBLED hög effekt.

s na b b o ch e x a k t B2900A-seriens SMU kan gene-

lar är 2015 med en årlig tillväxttakt på 30,6 procent (källa: Strategies Unlimited). Under de senaste åren har lysdioder som används för bakbelysning av HDTV-skärmar varit tillväxtens främsta drivkraft; men eftersom allmänna lysdiodbaserade belysningstillämpningar fortsätter att vinna terräng i tillämpningar för

både företag och hushåll kommer dessa att dramatiskt påverka tillväxten.

m i n s kad e n e rg i - f ö r bru kn i n g Den främsta drivkraften för den snabba tillväxten för lysdiodbefortsättning på nästa sida.

Fig 7. a) Vågformen hos en 10 ms puls. b) Vågformen hos en 1 ms puls.

rera I-V inom ett brett område i kombination med hög hastighet och precision. Dessa möjligheter gör den till ett naturligt val för utvärdering och test av ett brett utbud av LED- och HBLED-komponenter. B2900A-seriens inbyggda mätfunktioner möjliggör en snabb och korrekt utvärdering av den uppmäta ljusstrålen från en HBLED med hjälp av mätningar med likströmssvep och pulssvep. Dessutom är den samplande mätningen användbar för att optimera tidpunkten mätnings parametrar med avseende på fördröjning. Tekniken för pulsbreddsmodulering, för att styra ljusstyrkan i HBLED möjliggör en enkel op-

tisk utvärdering n n n Jun Kurita, projektledare för HSTD-forskning och utveckling, och Stewart Wilson, europeisk affärsansvarig för parametriska testsystem för halvledare, Agilent Technologies Referens: LED IV Measurement Using the Agilent B2900A Series: 5990-6653EN LED Production Test Using the Agilent B2900A Series: 5990-7140EN

20Watts TRIAC dimmable LED Driver. Flicker-Free!

RACT20 series – TRIAC AC LED Driver ✔ 350, 500, 700 and 1050mA outputs ✔ Dimmable down to 0% ✔ No flickering ✔ Active PFC (>0.95) ✔ 5 year warranty ✔ EN & UL certified www.recom-electronic.com ELEKTRONIK I NORDEN 2/2012

29

OPTO/DISPLAYER fortsättning från sid 29.

lysning är den drastiskt minskade energiförbrukningen som lysdiodbelysning erbjuder jämfört med traditionell belysning. Lysdioder drar mindre än 25 procent av den energi som glödlampor drar för samma nivå av utgående ljus (mätt i lumen). Det finns ytterligare fördelar med lysdiodbelysning, men lysdioderna är också förenade med en del problem. Fördelarna inkluderar en fungerande livslängd som är flera storleksordningar längre än den för glödlampor, vilket drastiskt minskar kostnaderna för lampbyten. Möjligheten att ljusdämpa lysdioder med hjälp av tidigare installerade TRIAC-dimrar är också en viktig kostnadsfördel, framför allt för belysning i bostäder. En lysdiods omedelbara tillslag utesluter CFL-lampornas uppvärmningsperiod och en lysdiod har inte samma problem med s k “power cycling” som motsvarande CFL-lampa. Dessutom innehåller lysdioder inga giftiga material att hantera eller ta tillvara, medan CFL-lampor kräver giftig kvicksilvergas för att fungera. Slutligen möjliggör lysdioder nya utformningar med mycket låg profil, något som inte kan göras med andra tekniker.

e ln ä t e t kan använda s Förmågan att driva lysdioder från elnätet bäddar för en exponentiell tillväxt av lysdiodtillämpningar eftersom elnätet finns lättillgängligt över hela världen, för såväl företag som hushåll. Trots att det är relativt lätt för slutanvändaren att använda lysdiodbaserade lamparmaturer ställs det allt högre krav på de integrerade kretsarna i enheterna som ska driva dioderna. Eftersom lysdioder behöver en väl reglerad konstant ström för att ge konstant ljusnivå krävs det speciella konstruktionstekniker för att driva lysdioder med växelspänning. Beroende på var i världen man befinner sig varierar elnätet mellan 90 VAC och 265 VAC med en frekvens mellan 50 Hz och 65 Hz. Därför tillverkas lämpligast en lysdiodarmatur för världsmarknaden med en enda kretskonstruktion som kan användas överallt utan att modifieras. Detta kräver en enda drivenhet som kan hantera en rad olika inspänningar och linjefrekvenser. Många nätdrivna tillämpningar kräver dessutom att lysdioderna är elektriskt isolerade från drivkretsen. Det är i första hand en säkerhetsaspekt och ett krav som ställs av flera reglerande organ. Elektrisk isolation fås vanligtvis av en isolerad flyback-topologi hos drivenheten som utnyttjar en transformator som åtskiljer drivkretsens primära och sekundära delar. Eftersom drivkraften för lysdiodbelysningens användning är att det krävs mycket mindre en30

ergi för att ge en viss mängd ljus jämfört med alternativa belysningslösningar är det viktigt att drivenheten är så effektiv som möjligt. Eftersom LED-drivkretsen måste omvandla höga växelspänningar till en väl reglerad LED-ström vid lägre spänning måste den integrerade drivenheten utformas att ge verkningsgrader på över 80 procent för att inte slösa energi. För att det ska vara möjligt att göra lysdiodlampor som kan ersätta glödlampor och som fungerar med de mängder av TRIACdimrar som finns installerade måste drivenheten fungera effektivt även med dessa. TRIAC-dimrar är utformade att fungera bra tillsammans med glöd- och halogenlampor som ger perfekt resistiv last. LED-drivkretsen är dock i allmänhet ickelinjär och inte en rent resistiv last. Ingångens brygglikriktare drar normalt kraftiga strömmar när den ingående växelspänningen når sin positiva eller negativa topp. Därför måste drivenheten utformas att efterlikna en rent resistiv last så att lysdiodlampan startar ordentligt utan synbart flimmer och fungerar bra med en TRIAC-dimmer.

höj ef f ek tfa k to r n Korrigering av effektfaktorn (PFC, Power Factor Correction) är en viktig specifikation för lysdiodbelysning. Enkelt uttryckt åstadkoms en kraftkorrigeringsfaktor på 1 om den ström som dras är proportionell mot och ligger i fas med inspänningen. Eftersom en glödlampa är en perfekt resistiv last ligger inström och inspänning i fas och PFC är 1. PFC är framför allt viktig eftersom den står i relation till den elkraft som krävs av den lokala kraftleverantören. I ett kraftsystem drar nämligen en last med låg PFC mer ström än en last med hög PFC för samma mängd användbar överförd kraft. Den högre ström som krävs ökar förlusten i distributionssystemet, vilket kräver större kablar och annan kraftöverföringsutrustning. På grund av kostnaderna för större utrustning och bortslösad energi tar elbolagen vanligtvis mer betalt av industri- eller affärskunder om de har låg PFC. Internationella standarder håller fortfarande på att utvecklas för LED-tillämpningar, men de flesta tror att en PFC större än 0,90 kommer att krävas för flertalet LED-baserade til�lämpningar. Eftersom en LED-drivkrets (som inkluderar en uppställning av dioder, transformatorer och kondensatorer) inte fungerar som en rent resistiv last kan den ha en så låg PFC som 0,5. För att höja PFC över 0,9 måste antingen en aktiv eller en passiv PFC-krets konstrueras in i LED-drivkretsen. Det bör också observeras att en hög PFC framför allt är viktig i tillämpningar som utnyttjar ett

Fig 1. TRIAC-dimbar 20 W nätdriven LED-drivenhet med LT3799.

stort antal lysdiodbaserade belysningsuppställningar. Exempelvis: i ett parkeringshus som utnyttjar flera hundra 50 W LED-armaturer kan en konstruktion för LEDdrivenheten med hög PFC (större än 0,95) vara till stor nytta.

min s k a ö ve rto n e r na Utöver vikten av hög PFC är det även viktigt att minimera nivåerna för övertonsdistorsionen i LED-armaturer. Den internationella elektrotekniska kommissionen (IEC, International Electrotechnical Commission) har tagit fram specifikationen IEC 610003-2, klass C för övertoner i belysningsutrustning för att se till att nya lysdiodbaserade belysningsarmaturer tillgodoser dessa krav på låg distorsion. Noggrann strömreglering över ett brett område av linjespänningar, utspänningar och temperaturer är kritiskt eftersom variationer i lysdiodens ljusstyrka inte får uppfattas av det mänskliga ögat. Det är också viktigt att inte driva lysdioderna med ström över den maximal märkströmmen för att behålla livslängden. Det är inte alltid lätt att strömreglera lysdioder i isolerade flyback-tillämpningar och ofta krävs en optokopplare för att slutföra den återkopplingsslinga som behövs, alternativt kan ett extra omvandlingssteg utnyttjas. Båda dessa metoder ökar dock komplexiteten och påverkar tillförlitligheten. Lyckligtvis inkluderar vissa LEDdrivenheter ny konstruktionsteknik som ger noggrann strömreglering utan behov av ytterligare komponenter och/eller konstruktionskomplexitet. Ett av de största hindren för omedelbar övergång från glödlampor till lysdiodbaserade alternativ är de lysdiodbaserade lösningarnas kostnad och storlek. Konsumenterna är vana att betala mindre än 50 cent (0,50 dollar) för en ny 60 W glödlampa och runt tre dollar för motsvarande CFL-lampa. Att betala över 30 dollar för en ny lysdiodlampa bär emot. Priset är visserligen ekonomiskt försvarbart med tanke på

Fig 2. Vågformer för LT3799s VIN och IIN med aktiv PFC.

den minskade elkostnaden och lysdiodernas livslängd, men flertalet konsumenter är inte vana att ta med det i beräkningen. Företag som däremot är vana vid höga energikostnader för belysning, exempelvis för lagerlokaler och parkeringshus, är i allmänhet snabbare med att övergå till lysdiodbelysning än andra eftersom besparingarna är mer uppenbara för dem. I takt med att kostnaden för lysdiodbaserade lösningar sänks kommer fler konsumenter att vara villiga att övergå till lysdiodbelysning. En lika viktig aspekt är slutligen den lysdiodbaserade lösningens storlek. Många kan helt enkelt skruvas in, vilket gör att hela lösningen måste passa i samma utrymme som den ursprungliga glödlampan. Eftersom lysdioder kräver värmesänkning och en mycket mer komplicerad drivkrets kan det vara svårt att få plats med båda delarna på samma utrymme. Därför behövs integrerade LED-drivkretsar som kan erbjuda alla funktioner som krävs i en enkel och kompakt lösning.

e n ny lö s n i n g För att tillgodose de krav som ställs på nätdriven belysning — såsom hög effektfaktor, hög verkningsgrad, isolation och kompatibilitet med TRIAC-dimrar — utnyttjade tidigare LED-drivenheter många externa, diskreta komponenter. Dessa resulterade i

Fig 3. MOSFETens grindsignal och VIN.

stora, klumpiga lösningar. Linear Technologys LT3799 löser dessa komplexitets-, utrymmes- och prestandaproblem genom att integrera samtliga funktioner som krävs för nätdriven lysdiodbelysning. LT3799 är en isolerad styrkrets med flyback-topologi och aktiv korrigering av effektfaktorn, som är speciellt utformad för att driva lysdioder från ett universellt inspänningsområde från 90 VAC till 265 VAC . LT3799 styr en isolerad flyback-omvandlare i kritiskt ledningstillstånd (boundary mode), som lämpar sig för lysdiodtillämpningar som kräver LED-effekter på 4 W till över 100 W eller mer. Dess nya strömavkänningssätt ger en väl reglerad utström till sekundärsidan utan att en optokopplare används. kretsens unika uttagskrets (bleeder) gör att LEDdrivenheten är kompatibel med TRIAC-dimrar utan ytterligare komponenter. Skydd för öppna och kortslutna lysdioder tillser tillförlitlighet på lång sikt. Fig 1 visar en fullständig lösning för en LED-drivenhet med

ELEKTRONIK I NORDEN 2/2012

OPTO/DISPLAYER

Enklare att utveckla lysdiodlösningar Allteftersom lysdioder, LED, ersätter traditionella belysningskällor kommer det fram innovativa idéer för en stor mängd tillämpningar. Arrow har tagit fram ett utvecklingspaket för LED-lösningar som förenklar utvecklingsarbetet. Det beskrivs här av Meinolf Gerber och Franz Guggenmoos, båda Field Application Engineer inom området Lighting hos Arrow. Med sitt Light Engine Development Kit har Arrow tagit fram ett utvecklingspaket som, för att utrycka det enkelt, gör det möjligt för konstruktörer att utveckla och

skapa sina egna unika LED-belysningar. Som varande en distributör innehåller Arrows sortiment många tillverkare på belysningssektorn och kan leverera alla de

en verkningsgrad på upp till 86 procent. LT3799 känner av utströmmen från vågformen för switchströmmen på primärsidan. För en flyback-omvandlare som fungerar i “boundary mode” blir ekvationen för utströmmen:

MOSFET. LT3799 eliminerar behovet av denna MOSFET och andra extrakomponenter genom att utnyttja transformatorns primärlindning och huvudströmbrytaren som uttagskrets. Såsom visas i fig 3 är MOSFETens grindsignal hög och MOSFETen är på när TRIAC-dimmern är av, så att den för bort läckströmmen och håller inspänningen på 0 V. Så fort TRIACdimmern slår på går MOSFETen sömlöst tillbaka till sin normala funktion.

IUT = 0,5×IPK×N×1–D) IPK är den högsta switchströmmen, N är förhållandet mellan primär- och sekundärvarv och D är pulslängden. Kretsen reglerar utströmmen genom att justera den högsta switchströmmen och pulslängden genom ny återkopplingsstyrning. Till skillnad från andra avkänningsmetoder på primärsidan som behöver information om ineffekt och utspänning ger denna nya metod mycket bättre reglering av utströmmen eftersom noggrannheten knappt påverkas av motståndet i transformatorns lindning, switchens RDS(on), utdiodens framåtriktade spänningsfall och spänningsfallet i lysdiodkabeln.

h ö g e f fe kt faktor, l å ga öve rtone r Genom att tvinga linjeströmmen att följa den pålagda sinusformade spänningen åstadkommer LT3799 hög effektfaktor och följer kraven för övertoner i belysningsutrustning enligt IEC61000-3-2, klass C. En effektfaktor på 1 fås om den ström som dras är proportionell mot inspänningen. LT3799 modulerar den högsta switchströmmen med en skalad version av inspänningen. Som kan ses i fig 2 ger denna teknik en effektfaktor på 0,98 eller mer. En återkopplingsslinga med låg bandbredd håller utströmmen reglerad utan att störa inströmmen. l i kt t riac - d im rar När TRIAC-dimmern står i avstängt läge är den inte helt av. Betydande läckström flyter genom dess interna filter till LED-drivenheten. Denna ström laddar upp drivenhetens inkondensator, vilket orsakar slumpvisa tillslag och flimrande lysdioder. Tidigare lösningar var utrustade med en extra uttagskrets, som inkluderade en stor och dyr högspännings-

reg leri ng av le d - s tr ö m LT3799 erbjuder dessutom LEDströmreglering över inspänningen, utspänningen och temperaturen. I figur 4 kan man se att LEDströmmen hålls inom +5 procent av regleringen när inspänningen varierar mellan 90 VAC och 150 VAC, vilket är vad som krävs för flertalet belysningstillämpningar i USA. Istället för en optokopplare ger LT3799s unika sätt att avkänna ström en väl reglerad ström till sekundärsidan. Det minskar inte bara kostnaden utan förbättrar även tillförlitligheten. i nbyg g da sk ydd LED-spänningen övervakas hela tiden genom transformatorns tredje lindning. Spänningen hos den tredje lindningen är proportionell mot utspänningen när huvudströmbrytaren är av och den utgående dioden leder ström. Vid överspänning eller om en lysdiod är öppen slår huvudströmbrytaren av och kondensatorn vid CTbenet laddas ur. Kretsen går sedan in i ett “hick”-läge (hiccup mode). Vid kortslutning av en lysdiod kör kretsen på minimal frekvens innan spänningen över VIN-benet faller till under UVLO-tröskeln eftersom den tredje lindningen inte kan ge kretsen nog kraft. Kretsen påbörjar sedan sin uppstartssekvens. analog ljusdäm pnin g LT3799s uteffekt kan justeras via flera CTRL-ben. Utströmmen följer exempelvis en DC-styrspänning som läggs på något CTRL-ben för analog ljusdämpning. Skydd mot för hög temperatur och “brownout” på linjen

oder och optiska element. Den här artikeln beskriver de olika komponenterna, beräkningsgrunderna och utvecklingspaketets konstruktion.

produkter som behövs för en belysningslösning, från kontaktdon, styrningar och kraftaggregat till temperaturhanteringslösningar, med många olika varianter av di-

utgå n gs p u n kt: 5 0 w h a lo g e n En halogenstrålkastare av typ MR 16 med effektförbrukningen 50 W används som exempel. Denna kan ge en ljusmängd på 200 –

700 lumen beroende på tillverkare och använd teknologi. Dess färgtemperatur är normalt ungefär 3000 K och dess belysningsvinkel 10 – 50 grader. Efter dessa grundläggande kriterier är nästa uppgift att bestämma vilka komponenter som behövs för att utveckla en liknande lösning med LED där man fullt fortsättning på nästa sida.

Jag önskar att mitt oscilloskop kunde ge mig logik- och protokollöversikter när jag behöver dem Fig 4. LT3799 LED-strömreg

kan också lätt implementeras med dessa CTRL-ben.

ko mpa k t o ch ko s tna d s e f f e k tiv LT3799 utnyttjar en enstegskonstruktion med hela LED-drivkretsen (inklusive EMI-filtret), som endast kräver 40 externa komponenter, vilket ger en enkel, kompakt och kostnadseffektiv lösning. 20 W kretsen i figur 1 mäter totalt 30×75 mm med en höjd på bara 30 mm, vilket gör den idealisk för en rad olika lysdiodtillämpningar. Med några få förändringar av externa komponenter kan denna krets optimeras ytterligare för 120 VAC , 240 VAC eller t o m 377 VAC eller i stort sett vilken vanligt förekommande växelspänning som helst. l ö s nin ge n f inn s Nätdrivna lysdioder för allmänna belysningstillämpningar driver hela tiden på efterfrågan på högpresterande och kostnadseffektiva drivkretslösningar för lysdioder. Sådana LED-drivkretsar måste ge elektrisk isolation, hög verkningsgrad, PFC större än 0,90 och möjlighet till TRIAC-ljusdämpning. Dessutom måste de leverera en väl reglerad ström för att ge stadig ljusstyrka även om inspänningen eller LED-framspänningen varierar. Samtidigt måste de ha en rad skyddsfunktioner för att stärka systemets tillförlitlighet. Ekonomiskt sett ställer övergången till lysdiodbelysning även krav på mycket kostnadseffektiva drivenheter. Lyckligtvis finns nu sådana LED-drivenheter. n n n

Tidsbegränsat erbjudande: Gratis 3000X-oscilloskop vid köp av Agilents 9000-oscilloskop.

Önskan uppfylld ! Agilents nya Infiniium 9000-serie av 600 MHz till 4 GHz oscilloskop är framtagen för bredast möjliga mätförmåga. Man vet aldrig vad som krävs i nästa projekt. Därför har vi utformat den nya Infiniium 9000-serien att vara lika mångsidig som du måste vara. Tre instrument i ett. Överlägsna specifikationer. Inbyggd logik- och protokollanalys. Bredaste utbudet av programvara för avlusnings- och kompatibilitetstillämpningar. Fler än 25 applikationer, inkluderande RS232/UART, I2C/SPI, CAN, FlexRay, USB och USB2.0, PCIe 1.1 och DDR. Liten nog att passa din miljö. Minsta fotavtrycket, tunnaste profilen och lättaste vikten i sin klass – med en industriledande15-tums skärm för bättre vågformsbilder. Se själv! I vår online-demo på www.agilent.com/find/9000ad

© Agilent Technologies, Inc. 2012

Telefon 0200 88 22 55 Fax 0201 20 22 66

Jeff Gruetter, marknadsingenjör för kraftprodukter inom Linear Technology

ELEKTRONIK I NORDEN 2/2012

31 9000Series_99x270_SWE_EIN.indd 1

04/01/2012 12:06

OPTO/DISPLAYER fortsättning från sid 31.

utnyttjar den nya tekniken. Det behövs en LED som kan ge ungefär 700 lumen i ett litet utrymme. Paketet använder lysdioden Cree MP-l. För en färgtemperatur på 3000 K finns två versioner att tillgå med ett minimum på 700 – 800 lumen. Skillnaden mellan dem är spridningen i färgtemperaturen 3000 K. Spridningen specificeras i form av McAdam- ellipser. Färgskillnader inom ett stegs McAdam-ellips är normalt inte uppfattbart. Som jämförelse är tre steg mellan McAdam-ellipser den största färgskillnad som kan uppfattas av ungefär två tredjedelar av mänskligheten. Cree tillhandahåller två versioner av MP-L. Den första har en maximal skillnad motsvarande fyra steg i McAdam-ellipser med den andra har maximal skillnad på två McAdam-ellipser. Detta är inte signifikant för enskilda lampor eftersom enbart skillnader mellan lampor kan uppfattas. Lysdioderna från Cree uppfyller de första kraven - en kompakt konstruktion och rätt färgkoordinater. Vid en ström på bara tre gånger 250 mA är framspännings-bias typiskt 26,5 V. Detta är precis under 20 W elektrisk effekt varav 1/3 konverteras till ljus. De återstående 2/3 blir värme och därför krävs det en lämplig kylkropp. För styrning används ett kraftaggregat som ger 700 mA konstant ström som standard. En total uteffekt på 20 W måste kunna levereras. Eftersom lysdiodlampan internt består av tre rader av åtta lysdioder och dessa redan av fabrikanten fått bias kan de tre raderna

arbeta i parallell. Lösningen kompletteras med en LED-hållare, en reflektor och kabelanslutningar från TE Connectivity och Ledil.

di mensi oner in ge n Beräkningarna är primärt användbara för de elektroniska komponenterna, LED och styrning. Enligt tillverkaren är de 24 lysdioderna (tre parallella rader av åtta dioder i serie i varje rad) utvalda med avseende på framspännings-bias. Resultatet är att summan av framspännings-bias för de individuella raderna är samma. Detta betyder att en ”vanlig” LED-styrkrets med konstant ström på 350 mA eller 700 mA kan användas. Vid 350 mA går ungefär 117 mA till varje LED-rad. Enligt databladet är uteffekten vid 150 mA typiskt 11,3 W. Vid 117 mA blir det 8,8 W (117 mA × 25 V) (total LED-uteffekt vid 350 mA). Vid 700 mA går en ungefärlig ström på 233 mA till varje LED-rad. Enligt databladet är uteffekten vid 250 mA typiskt 19,9 W. Vid 233 mA ger detta då 18,5 W (233 mA × 26,5 V) (total LED-uteffekt vid 700 mA). konstant st r ö m Ett kraftaggregat med konstant ström kommer från tillverkaren Recom (typ RACD20-700). Det är ett universellt kraftaggregat som har inspänningsområdet 100 – 240 VAC, 50/60 Hz. För vår LED ger det en utspänning mellan 6 – 29 V vid konstant ström på 700 mA. Vi får en uteffekt på 18,5 W eftersom strömmen delas mellan de tre raderna med 233 mA i varje. Maximal utspänning från kraftaggregatet på 29 V passar maximala

Det här paketet från Arrow underlättar utvecklingen av LED-lösningar.

32

framspännings-bias för lysdioderna med Vf max: 27,5 V. Beräkningarna som behövs för kylkroppen är emellertid något mer komplicerade. Den komplexa strukturen med 24 lysdioder har ingen individuell termiska resistans (Rth). När detta är fallet kan man först beräkna summan av de individuella resistanserna (termisk resistans från chipet till lödytorna, kapselns termisk resistans): Rth GMtot = Rth JS + Rth M Ett enkelt värde behövs för ytterligare beräkningar. Vi kan acceptera detta utan vidare bevis. Det är ungefär 1 K/W För vårt system kan vi acceptera en maximal chiptemperatur på 85°C och anta en omgivningstemperatur på 30°C. Detta ger oss ett D J på 55 K. Den behövliga kylkroppen kan då beräknas enligt följande: Rth K = DJ/Pges – RthGMges = =55 K/19 W – 1 K/W = 1,9 K/W I detta fall använder vi en kylkropp från Fischer Elektronik. SK 569 50 är en stränggjuten kylkropp med en längd på 50 mm och som har ett Rth på 1,5 K/W. Diagrammet visar den termiska resistansen i relation till längden på kylkroppen. Den termiska resistansen på kylkroppen är lägre än det beräknade värdet. Detta är bra och ger lite säkerhetsmarginal. Se fig 2.

te k n o lo gi o ch mo n te r in g Kylkroppen har tre gängade hål för M3-skruv. Deras positioner bestäms av databladet för TE Connectivity för en lödfri LEDhållare Type CM 2106946-2. LEDen placeras på kylkroppen. Innan dess måste emellertid ett ledande mellanlägg anbringas mellan kylkroppen och baksidan av LEDen. En vanlig värmeledande pasta kan naturligtvis också användas i stället för det värmeledande mellanlägget. LED-infattningen monteras sedan på kylkroppen med de tre nämnda skruvhålen. Det är viktigt att försäkra sig om att kontakterna på montaget passar kontakterna på LEDen. Skruvarna (3× DIN 84 – M3×8 cylinderhuvud med slits) skall sedan försiktigt skruvas in i kylkroppen och på så vis fästa infattningen och LEDn till kylkroppen. LED-sockeln TE Connectivity har hål för en “AMP MiniCT connector” som hanterar upp till 30 V/500 mA och har sexpinnars kontakteringskabel. Denna kabel ombesörjer elektrisk kontakt mellan LED-styrkretsen och LEDen. Det är viktigt att notera polariteten (röd, blå och gul för katod orange, svart och vit för anod). Systemet är sedan färdigt att köras. Som tidigare nämnts har linsoch reflektortillverkaren Ledil speciellt utvecklat en familj reflektorer med namnet Tyra för montaget

Tabell 1. Namn

Beställningskod

FWHM-vinkel

Tyra Spot

C11394_Tyra-S

± 10°

Tyra Medium

C11395_Tyra-M

± 16°

Tyra Wide

C11396_Tyra-W

± 26°

TE Connectivity och Cree MP-L. Tar vi nu systemet i bruk kan vi undersöka de olika strålningsegenskaperna. Se tabell 1.

mä tni n g ar n a Av speciellt intresse är hur temperaturen utvecklas. Eftersom ingen särdeles bra referenspunkt finns i detta system måste en punkt bestämmas nära LEDen på kylkroppen. Av detta låter sig inga absoluta slutsatser göras av chiptemperaturen men transientbeteendet kan observeras. Installationen är mätt en gång för utstrålning uppåt och en gång för utstrålning neråt. Detta leder till olika tidsprofiler. Se fig 3 och 4. I båda fallen pekar mätningarna på att kylkroppen uppnår en stabil temperatur på cirka 70°C. För installationer i oventilerade innertak bör man förmoda att temperaturen blir något högre. f l e r a alt e r n at i v När paketet första gången installeras är komponenterna helt unika. Det gäller speciellt när man väljer andra tillverkares relevanta komponenter som reflektor, reflektormontering för LED. Från rent teknisk synpunkt finns det redan flera alternativa LED som Cree CXA20, eller liknande produkter från Sharps MegaZeni-familj, med matningseffekt på 15 till 25 W. Vid valet av några av dessa komponenter finns där förutom TE Connectivity också nya lösningar från Molex. Kraftaggregatet ger exakt rätt spänning och ström vilket är nödvändigt för denna lösning. Recom tillhandahåller också mindre och större lös-

Fig 2. Diagrammet visar den termiska resistansen i relation till längden på kylkroppen från Fisher elektronik.

ningar. Kraftaggregat från Lightech inc kan också övervägas för tillämpningar som behöver skyddsklass IP 65/67. Ledande massor som vissa gel och kiselprodukter (enkel- eller tvåkomponent) är effektiva för detta ändamål. Värmeledande självhäftande mellanlägg från Dow Corning och 3M är också möjliga lösningar. Light Engine Kit från Arrow är en teknisk studie och vem som helst som är intresserad kan beställa den kompletta satsen med tre Leidl-reflektorer från Arrow via e-post till [email protected]. n n n Meinolf Gerber och Franz Guggenmoos, FAE Lighting, Arrow Referenser: www.cree.com/products/pdf/ XLampMPL-EZW.pdf www.fischerelektronik.de/fischer/ uploadfischerfcool/Fischer/B03.1_D.pdf www.dowcorning.com/content/ etronics/etronicsled/ www.tycoelectronics.com/catalog/pn/ en/2106946-2?RQPN=2106946-2 www.ledil.fi/datasheets/ DataSheet_Tyra.pdf

Fig 3. Temperaturutvecklingen med LED-utstrålning uppåt.

Fig 4. Temperaturutvecklingen med LED-utstrålningen nedåt.

ELEKTRONIK I NORDEN 2/2012

EDA/KONSTRUKTIONSVERKTYG

Effektivare med anpassning och återanvändning Design och verifiering av systemkretsar kräver analys av enorma mängder data om den strukturella uppbyggnaden och det temporala beteendet hos konstruktionerna. Archie Feng och Thomas Li från SpringSoft visar här hur designarbetet kan effektiviseras med ett anpassat flöde och att information återanvänds genom hela designflödet. Design- och verifieringsflödet för komplexa digitala konstruktioner innehåller en enorm mängd detaljerad information om konstruktionens uppbyggnad och beteende, med många sammanhängande datamängder som ofta förändras under flödets fortgående. Denna information representeras på ett antal olika abstraktionsnivåer i flera olika format, som slutligen lagras i hundratals filer. För att man skall kunna lyckas med sådana flöden krävs att design- och verifieringsinformationen kan analyseras på många olika sätt, så att man kan få en förståelse för konstruktionens uppbyggnad, dess beteende och de inre relationerna mellan olika strukturella och temporala element. Lyckligtvis finns det idag många verktyg för designautomatisering som stöder vanliga analysmetoder, och därtill standardiserade språk och format som förenklar interoperabilitet mellan olika verktyg. Naturligtvis är det inte alltid bäst att använda kommersiella verktyg, och normalt måste analysresultaten tolkas, transformeras, korreleras och filtreras för att bli användbara. Att samla in all kunskap som krävs för att förstå konstruktionen är svårt om man inte använder automatiseringsverktyg som byggts för detta ändamål. Ett exempel är SpringSofts Verdi Automated Debug System, en högautomatiserad lösning som ger förståelse för konstruktionens uppbyggnad och beteende. Debugsystemets underliggande arkitektur har utformats speciellt för att kompilera, extrahera, lagra och bearbeta design- och verifieringsinformation om processen på ett sådant sätt att ”designkunskap” – data och korrelationer mellan dataelement – blir tillgänglig för studium och interaktiv analys. Infrastrukturen har förbättrats och erbjuds nu formellt som plattformen SpringSoft Verdi Interoperability Applications (VIA) för att ge öppna förbindelser till Verdis databas- och mjukvaruin-

frastruktur, och för att ge SoCdesignteamen möjlighet att enkelt skapa och återanvända interoperabla applikationer som skräddarsytts för deras egna verktyg och krav på design/verifieringsflöden.

desi g n- och veri f i eri ng sdata Till en komplex SoC-konstruktion (System-on-Chip) hör en mängd olika, interrelaterade delar av information som beskriver och registrerar den strukturella uppbyggnaden av konstruktionen, vilka avsikter designteamet haft angående dess beteende över tiden samt dess verkliga beteende under olika förhållanden. Bland informationskällorna finns: • Designfiler innehållande design- och testmoduler på många olika abstraktionsnivåer, t ex beteende-, RTL-, grind- och switchnivå. • Designmoduler skrivna i flera olika HDL (hardware description languages), t ex Verilog, SystemVerilog och VHDL • ”Assertions”, som egenskaper och begränsningar • Simuleringsresultat lagrade som temporala vågformsdata vad ä r desi g nkuns k a p? För det första bör man lära sig att förstå skillnaden mellan data och kunskap (knowledge). Data definieras som ”representationen av fakta, koncept och instruktioner på ett formellt sätt som passar för kommunikation, tolkning och bearbetning”. Kunskap definieras som ”kunnande och färdigheter som en person skaffat genom experiment eller utbildning; det teoretiska eller praktiska förståendet av ett objekt” och som ”bekantskap med fakta, sanningar och principer, t ex från studier eller undersökningar”. När det gäller att beskriva design- och verifieringsflödet för chip definierar SpringSoft designkunskap som det praktiska förståendet av en konstruktion och dess beteende. Designkunskap har avgörande betydelse för att man skall lyckas

ELEKTRONIK I NORDEN 2/2012

Fig 1. Databas-infrastruktur hos VIA-plattformen.

Fig 2. Plattformen har stöd för Tk- och C-baserade tillämpningar.

med att konstruera, verifiera och avbugga elektroniska system och kretsar. Speciellt för SoC-konstruktioner kräver detta att man studerar och undersöker en mängd olika design- och verifieringsdata. Komplexiteten i denna uppgift ökas av det faktum att volymen och variationerna hos de data som genereras snabbt ökar under design- och verifieringsflödet. Denna datamängd är i hög grad korrelerad, vilket också i hög grad ökar svårigheterna att förstå konstruktionen och dess beteende. Till exempel bestämmer de strukturella relationerna mellan block, grindar och signaler konstruktionens beteende, medan relationerna mellan konstruktionselementen och de ”assertions” som begränsar och kontrollerar beteendet bestämmer noggrannheten hos verifieringen. Att hitta dessa relationer mellan verifieringsdata och designdata är i sin tur nyckeln till att kunna utvärdera resultaten av verifieringen.

h ur a n vä n d s d e s ign k un s k a p id ag? SoC-designteam är i hög grad beroende av designkunskap för att kunna utveckla en förståelse för konstruktörens avsikter och orsakerna till konstruktionens beteende. Designingenjören måste förstå konstruktionens struktur

och avsedda beteende för att kunna utföra sin del av konstruktionen och framgångsrikt integrera den med andra komponenter. Verifieringsingenjören måste förstå konstruktionens syfte och kritiska aspekter på dess struktur för att kunna ta fram effektiva verifieringsmiljöer, provare och test. De ingenjörer som ansvarar för avbuggningen måste förstå såväl välkända som mindre välkända delar av konstruktionen (och deras beteende) för att kunna spåra sig fram till den underliggande orsaken till oväntade beteenden och genomföra ändringar så att konstruktionerna beter sig som man avsett. Designkunskap kan också användas för att bedöma om konstruktionen överensstämmer med specifikationerna eller projektkraven, liksom för att noggrant överföra data så att de kan matas in i senare design-, verifieringsoch analyssteg under SoC-flödet. Det finns nästan oändligt många potentiella applikationer för designkunskap, däribland: • Genomgång av konstruktionens struktur, inklusive modulär hierarki och nätlista på grindnivå • Genomgång av konstruktionens beteende genom studium av signalvärden över simulerad tid • Korrelering av verifieringsre-

EDA på olika sätt Lågprisverktyg, effektivare verifiering, avancerad processoptimering och energioptimering. Det är några av de ämnen vi tar upp i årets EDA-tema. Vi ser kanske inte så många nya fantastiska verktyg, men däremot en ganska mogen marknad, där det mesta handlar om att optimera och effektivisera. På sätt och vis är det märkligt att EDA för en såpass undanskymd tillvaro i media nuförtiden. Tittar man på varje enskilt verktyg eller konstruktionsprocess inser man ju att utvecklingen har gått snabbt och kommit långt. Det mesta av det som var nytt och fantastiskt för ett antal år sedan är nu standard och något man inte kan klara sig utan. Titta bara på verktygen för optimering av halvledarproduktion. Det är något vi inte skriver om så ofta, men den här gången tar vi i alla fall en titt på vad som är på gång när det gäller CMP-optimering med hänsyn till wafertjocklek. Nu vill man ha möjlighet att använda olika optimering beroende på var på wafern ett individuellt chip befinner sig. Men mycket handlar förstås om FPGA-konstruktion, FPGA-verifiering och FPGA-optimering. Och naturligtvis om kopplingen mellan EDA och embedded. Det gäller att kunna verifiera hela konstruktionen, inklusive programvaran. Det drar förresten ihop sig till den europeiska EDA-konferensen DATE igen. Konferensen börjar 14 mars och slutar 18 mars. Utställningen börjar 13 mars och slutar 15 mars. Det hela hålls den här gången i Dresden i Tyskland och inte minst det digra konferensprogrammet gör det intressant att ta en tur dit. Att ta sig till Dresden är faktiskt ganska lätt. Själv brukar jag flyga till Berlin och ta tåget därifrån till Dresden, men det finns många andra sätt också. n n n Göte Fagerfjäll

fortsättning på nästa sida.

33

EDA/KONSTRUKTIONSVERKTYG

FPGA-verifiering i kritiska miljöer Säkerhetskritiska system ställer speciella krav på verifieringsarbetet. Ian Gibbins, applikationsingenjör hos Aldec, tar i den här artikeln upp verifieringsproblem för FPGA-baserade system. Att verifiera komplexa FPGAkonstruktioner blir allt mer utmanande i säkerhetskritiska til�lämpningar inom många sektorer, såsom flyg-, bil- och sjukvård, och verksamhetskritiska tillämpningar inom försvarssektorn. För sådana tillämpningar måste FPGA-verifieringen prägla hela utvecklingscykeln, från projektets utformning, planering, design, implementering och samtliga

fortsättning från sid 33.

sultat mot konstruktionens struktur • Korrelering av komponentgrupper mot användardefinierade kriterier

h u r u t ve c kl as d es ignku nskap? Naturligtvis går det att skaffa sig designkunskap genom att manuellt öppna och undersöka de olika design- och verifieringsfiler som beskrivits tidigare. Men denna ansats är ytterst arbetskrävande och opraktisk, utom för de allra enklaste konstruktionerna. Faktum är att redan för relativt måttligt komplexa moderna konstruktioner finns det goda anledningar att använda automatiserade program och hjälpmedel för att studera, spåra och analysera design- och verifieringsdata. För att snabbt och noggrant kunna utveckla sådana program krävs ingenjörer med djupgående erfarenheter, och därtill en kunskapsbaserad infrastruktur som: • automatiskt utför mycket av den nödvändiga analysen av rådata för konstruktion och verifiering • lagrar och bevarar kunskap – och inte bara data – inklusive korrelationer mellan olika element • kommer åt kunskap via APIer (applications programming interfaces) med exakt rätt granularitet • ger möjlighet att använda standardverktyg för att se på sådant som källkod, vågformer, scheman och tillståndsdiagram SpringSofts Verdi är ett högautomatiserat avbuggningssystem som gör att man snabbare kan förstå komplexa IP-komponenter, konstruktionsmoduler och hela SoC-konstruktioner. Systemet bygger på en enhetlig Design Knowledge Platform (DKP) med specialiserade databaser och analysmotorer. Dessa 34

teststadier. Dessutom måste kraven på spårbarhet vara med, kontinuerligt, från hårdvaran ända tillbaka till den ursprungliga specifikationen. FPGA-implementeringen verifieras vanligtvis genom RTL-simulering. I de flesta fall är denna simulering utförd efter det att konstruktionskraven har identifierats. RTL- och timingsimulering åtföljs av kodtäckningsanalys kompilerar, extraherar och bevarar de konstruktions-, simulerings- och analysdata som krävs för att visa det funktionella arbetssättet och interaktionen mellan konstruktions-, assertionsoch systemtestelement. Från denna utgångspunkt har Verdis DKP byggts upp med öppna APIer för access till defacto-standarderna Knowledge Database (KDB) och Fast Signal Database (FSDB). Dessa APIer används av tredjeparts EDA-leverantörer för att integrera avancerade state-of-the-art-verktyg och -teknologier med Verdis mjukvarumiljö för att få fram mer komplexa lösningar. Dessutom finns det ett antal TCL-kommandon för ofta använda makrofunktioner på högre nivå som är tillgängliga för både Verdi-användare och ekosystemspartners för filaccess och anpassning av Verdis användargränssnitt. VIA-plattformen är en utökning av Verdi DKP som ger slutanvändare och applikationsutvecklare möjlighet att utnyttja den kraft som finns i KDB/ FSDB för datautvinning och manipulering baserat på deras specifika design/verifieringsverktyg och SoC-flödeskrav. Som tillägg till VIA-programmeringsgränssnittet ger VIAplattformen tillgång till OpenSource-utvecklingsverktyg, mallar/exempel för TCL-skript (Tool Command Language), förverifierade program i C/C++ samt dokumentation som hjälper till att utveckla kunnandet och underlätta produktintroduktionen.

databa si nf ra s truk tur KDB innehåller information om konstruktionens struktur, hämtad från kompileringen av designkällor i HDL och lagrad i ett kompakt, binärt dataformat. Dessa designdata kan presenteras av Verdi på många olika sätt, och de används för olika avancerade

för att bekräfta en hundraprocentig täckning av alla möjliga kombinationer av insignaler. Men, även om simuleringsresultat kan visualiseras, analyseras, jämföras och kraven på spårbarhet uppfylls, så kan beteendet i verkligheten inte alltid vara lätt att spåra tillbaka till simulering. Resultatet blir ofta att det krävs en hel del tid och ansträngning för att kontrollera att alla krav på konstruktionen har förverkligats i målsystemet. Ändå är det inte möjligt att uppnå hundraprocentig specifikationstäckning när FPGA-kretsarna väl är på kretskorten. Detta utgör då ett stort

problem för branschstandarder som ex vis DO-254 (DO-254 specificerar kraven för flygburen elektronik) som ju kräver att säkerhetskritiska konstruktioner verifieras på riktig hårdvara före certifieringen. utmaningar med hårdvaruverifieringar: Traditionellt görs hårdvaruverifieringen på kretskortsnivå, där korten i huvudsak bestyckats med FPGA-kretsar. FPGA-komponenterna kommer sannolikt att innehålla huvuddelen av kortets funktioner och IP, förutom då komponenter såsom mikropro-

cessorer, DSP och minne. Tyvärr kan sådan verifiering på kortnivå vara förenat med problem och leda till betydande projektförseningar om stabiliteten i FPGA-koden inte är bekräftad först. Dessutom kan ju kort innehålla mer än en FPGA, vilket gör problemet med kontroll, observerbarhet och testtäckning ännu mer komplicerat. I många fall, då kretskortledarna förblir osynliga (ex vis. ledare mellan BGA-kontakter), blir kontrollen av en FPGA (på pinnivå) mycket begränsad. fortsättning på sid 37.

Fig 5. VIA-skript som automatiskt extraherar och verifierar anslutningen mellan olika moduler.

verktyg samt kontroll av designstilar och -regler är några av de vanligaste uppgifterna för applikationsutveckling med VIA-plattformen. Se processflödet i fig 3.

Fig 3. Processflöde.

Fig 4. Automatiskt extraherade scankedjor presenterade i Verdis grafiska gränssnitt.

avbuggningsfunktioner, t ex presentation av hierarkiträd, analys av källkod och automatisk generering av scheman. FSDB innehåller tre typer av information: designhierarkier, användardefinierade datatyper samt ändringar av värden. Med designhierarkier menas hierarkier mellan varje ”scope” (konstruktionsenhet) och de variabler som hänför till dessa. Bland användardefinierade datatyper finns uppräkningstyp, fysisk typ, heltalstyp och andra typer som stöds

av aktuella VHDL- och SystemVerilog-funktioner. Värdeändringar representeras av vågformsdata från simuleringar, inklusive tidpunkt och värde för varje ändring. VIA-plattformen stöder ett kommandospråksgränssnitt för Tk- och C-baserade applikationer. Se fig 2. Nedladdning av VIA-gränssnitt, skriptverktyg och kommandobibliotek kan göras via Internet. Undersökningar av konstruktioner, integration av flöden eller

s c an ke d jo r o c h ö p p n a p o rtar Scankedjor spelar den viktigaste rollen vid test av konstruktioner. Men informationen om scankedjor registreras endast i DFT-verktygsloggarna. För att göra det möjligt att hitta och avbugga specifika scankedjor vore det värdefullt att kunna extrahera scankedjor ur DFT-loggfilen och sedan länka till relaterade scankedjesignaler i Verdi-miljön. Som visas i fig 4 kan ett VIA-skript användas för att automatiskt extrahera scankedjor ut konstruktionen och presentera dem i Verdis GUI för studium. VIA-skriptet som illustreras i fig 5 extraherar och verifierar automatiskt anslutningen mellan olika moduler och dumpar resultatet från porten för den specificerade ”scopet”. VIA-skript kan också användas för att konvertera resultaten från CLP-kontrollerare (Conformal Low Power) till Verdi Tcl-kommandon och presentera tillhörande schemavy i Verdi-systemet. n n n Archie Feng, Product Marketing Manager och Thomas Li, Product Marketing Director, SpringSoft

ELEKTRONIK I NORDEN 2/2012

Electronik_v1:Layout 1 24/11/2011 20:04 Page 1

conference and exhibition

CONFERENCE AND EXHIBITION

ICC, Dresden, Germany March 12-16, 2012 The 15th DATE conference and exhibition brings together designers and design automation users, researchers and vendors, as well as specialists in the hardware and software design, test and manufacturing of electronic circuits and systems. It puts strong emphasis on both ICs/SoCs, reconfigurable hardware and embedded systems, including embedded software.

Exhibition - FREE entry Tuesday, 13th March (1830-1930 Evening Reception)

1015 – 1930

General chair: Wolfgang Rosenstiel, University of Tübingen, DE Programme chair: Lothar Thiele, ETH Zurich, CH

Wednesday, 14th March

1000 – 1800

Thursday, 15th March

1000 – 1700

Open Times:

Opening Plenary The Mobile Society - Chances and Challenges for Micro- and Power Electronics Klaus Meder, President of the Automotive Electronics Division of Bosch New Foundry Models - Accelerations in Transformations of theSemiconductor Industry Mojy Chian, Senior Vice President Design Enablement of GlobalFoundries

Special Focus Days E-MOBILITY Keynote - Wednesday, March 16th, 1400 MORE-THAN-MOORE Keynote - Thursday, March 17th, 1330

DATE Secretariat - European Conferences, 3 Coates Place, Edinburgh EH3 7AA, United Kingdom Tel: +44 131 225 2892 • Fax: +44 131 225 2925 • Email: [email protected]

www.date-conference.com

WWW.DATE-CONFERENCE.COM

EDA/KONSTRUKTIONSVERKTYG

Asic-konstruktion till lågpris Verktyg för Asic-konstruktion är för det mesta mycket dyra. Men det finns alternativ för de som inte använder de allra senaste processerna eller helt enkelt inte har råd. Paul Double, vd för EDA Solutions presenterar här ett exempel på ett lågprisflöde för utveckling av konventionella blandat analoga och digitala Asic-kretsar. Det finns en stor marknad för analoga och blandat analoga/digitala Asic-konstruktioner i mogna processtekniker. Stora legotillverkare ibland annat Europa, som inte nödvändigtvis erbjuder de ledande processteknikerna, gör tusentals olika Asic-konstruktioner, och det i volymer om hundratusentals eller t o m miljontals kretsar. Typiska Asic-konstruktioner kan exempelvis inkludera några miljoner grindar i en process för 0,13 eller 0,18 µm och arbeta vid några hundra MHz. Företagen som utnyttjar dessa fabriker behöver inte nödvändigtvis ledande konstruktionsverktyg utvecklade för att lösa problem vid 32 eller 28 nm och därunder. Lyckligtvis finns det många bra EDA-verktyg med nära nog samma prestanda, men till en bråkdel av de priser som är vanliga för ledande verktyg. Uppbackade av tillgång till processkonstruktionssatser (Process Design Kits, PDKer) från legotillverkarna erbjuder dessa verktyg en bra blandning av produktivitet och kostnadseffektivitet. EDA Solutions har bevisat detta under många års arbete med verktyg för analog och analog/digital konstruktion från Tanner EDA. Verktygen gör det som konstruktörerna behöver dem för och ger samtidigt utmärkta PDK-

tjänster som möjliggör för konstruktörer att använda dessa verktyg i den processteknik de valt. Företag som Tanner EDA, inom analog och blandsignalkonstruktion, och Aldec Inc samt Incentia Design Systems inom digital konstruktion, har utvecklat utmärkta verktyg för konventionella Asickonstruktioner (även om Incentias verktyg faktiskt också har använts av kunder ända ner till 32 och 28 nm).

di g i tal si mul e r ing Hur kan då ett konstruktionsflöde för Asic-kretsar (se fig 1) gjort med billiga verktyg se ut? Om vi börjar med digitalsimulering är RTL-simuleringsmotorn RivieraPRO från AldecInc. ett bra val. Det är ett billigt, men väl fungerande, alternativ till simulatorerna från de stora aktörerna på området. Riviera-PRO, som kan köras i både 64-bitars Windows och Linux, stöder de främsta konstruktionsflöden som används i Europa för analog, digital och blandsignalbaserade konstruktioner. RTL-verktyget kan användas på flera plattformar med blandade språk och för simulering på grindnivå, inkluderar avancerad avlusning och stöd för avancerade verifieringsmetoder med SystemC och SystemVerilog. Verktyget klarar assertion-baserad verifiering (ABV), modellering på

transaktionsnivå (TLM) och kontroll av konstruktionsregler för VHDL/Verilog (DRC).

d igita l s y n te s När den digitala konstruktionen och simuleringen är klar är det dags för syntesen, där en liknande rekommendation kan göras för kostnadseffektiva verktyg. Men utöver grundläggande syntesfunktioner erbjuder logiksyntesverktyget DesignCraft från Design Systems även en rad tillägg för att skapa ett effektivt konstruktionsflöde. Verktyget stöder standardiserade format för grindbibliotek och möjliggör för konstruktörer att omvandla RTL-kod till VHDL eller Verilog på grindnivå. Det kan också optimera för area, kraft, timing och “designfor-testability” (DFT), utöver funktionen för inläggning av skanningsvägar. o ptime r a e n e rgi- f ö r b ruk n ing Incentias verktyg för analys och optimering av timing och energiförbrukning ställer in restriktioner för timing och ger energioptimering på syntesnivå. Det kan ge en väsentligt minskad energiförbrukning, exempelvis genom att utnyttja klockgrindning, vilket kraftigt minskar energiförbrukningen efter placering och routing. Det är ingen överdrift att säga att Incentias ECOCraft-Power kan åstadkomma prestanda och energiförbrukningen i klass med verktyg från några av de ledande verktygsföretagen. Incentias verktyg är beprövade för många konstruktioner i tekniker ned till 28 nm och med över 50 miljoner grindar, vilket är mer än nog för flertalet konstruktörer

Exempel på konstruktionsflöde för blandat analoga och digitala Asic-konstruktioner.

36

av analog/digitala Asic-kretsar i processer från 0,35 till 0,13 µm.

d igital p l ac e r i n g o ch ro u t i n g Digital “place-and-route” kan utföras mycket effektivt som en separat funktion. En nätlista på grindnivå kan köras genom ett “place-and-route”-verktyg, som ger den fysiska layouten och en timing-fil för omsimulering, för att verifiera att timingen fortfarande fungerar efter layouten. Och eftersom funktionen är mycket överförbar finns det ett par billiga alternativ för konstruktionsteam. Om behoven är blygsamma har Tanner EDA ett utmärkt billigt verktyg för grundläggande “place-and-route”-behov, med färre än 100 000 grindar och för kretsar där layouten inte behöver vara timing-driven. Om det exempelvis är en digital konstruktion i en 0,18 µm-process, som arbetar vid 5 MHz och med grind- och routing-fördröjningar på kanske några få nanosekunder, är detta inget egentligt problem. Men om konstruktionen arbetar vid hundratals MHz och däröver blir fördröjningarna väsentliga och kan potentiellt leda till logikfel. Ett andra alternativ, om det är fråga om ett mer krävande behov, är att vända sig till ett företag som erbjuder konstruktionstjänster eller att be legotillverkaren att tillhandahålla sådan service. För två eller tre konstruktioner per år innebär det kanske tiotusentals euro årligen, vilket kan jämföras med hundratusentals euro i årliga licenser för verktyg från de ledande verktygsföretagen. Det finns många välkända och respekterade företag såsom Europractice och IC Mask Design som tillhandahåller kostnadseffektiva tjänster. a na lo g t ko n s t ru kt i o n s f lö d e Det analoga konstruktionsflödet följer i huvudsak det traditionella tillvägagångssättet: inläggning av kretsschema; simulering via spice; och “full-custom”-layout, även om detta inkluderar en del mera manuella uppgifter. Det är till exempel nödvändigt att gå igenom inläggning av kretsschema och simuleringsslingan några gånger för att se till att kretsen fungerar som den ska. Efter att konstruktionen godkänts övergår kretsschemakonstruktionen till analog layout, som automatiskt genererar samtliga grundläggande komponenter, såsom MOSFETar, motstånd och kondensatorer. Allt konstruk-

tören behöver göra är att placera och routa. Tanners mycket produktiva layoutverktyg HiPerDevGen har även ett avancerat accellerationsprogram som identifierar och automatiskt genererar viktiga kretsdelar, såsom motståndsdelare, strömspeglar eller differentiella par, med en stor mängd ytterligare information för begränsningar, såsom matchning, automatisk dummy- eller diodinsats för antenn, vilket tillser att hänsyn tas till samtliga processrelaterade effekter.

l ayo u t o c h s i m u le r i n g p å hö g s ta n i v å Layout på högsta nivå för samman analoga och digitala delar i en enda krets och anslutningsinformation tas ut från layouten för att verifiera att hela kretsen fungerar som den skall. Vid den analoga och blandsignalbaserade (AMS) simuleringen efter layouten simuleras analoga kretsar i Spice och digitala kretsar i VHDL eller Verilog. Ett verktyg från Tanner ger ett gränssnitt som sammanför de båda domänerna. Sammanlagd simulering på högsta nivå kommer bara att gå så fort som den långsammaste simulatorn, men den bör genomföras på hyfsat kort tid med en snabb digital simulator för hundratusentals digitala grindar och en bra analog simulator som arbetar på några hundra analoga transistorer. ve r i f i e r i n g När kretsprestanda har etablerats körs verifiering av hela kretsen, inkluderande LVS (Layout Versus Schematic) för både analoga och digitala delar, verifiering på högsta nivå för att se till att allt är korrekt anslutet, samt DRC (Design RuleChecking) för att bekräfta att kretsen är klar för tillverkning hos legotillverkaren. När kretsen väl visat sig vara tillverkningsbar kan GDSII-filen skickas till fabriken. Detta konstruktionsflöde fungerar naturligtvis för verktyg från vilket företag som helst. Det vi gör hos EDA Solutions är att sätta samman ett alternativt konstruktionsflöde som är billigt och produktivt, förutom att erbjuda verktyg av världsklass till alla som sysslar med konventionell blandsignalkonstruktion. n n n Paul Double, vd för EDA Solutions

ELEKTRONIK I NORDEN 2/2012

EDA/KONSTRUKTIONSVERKTYG

Därför uppstår många stora utmaningar vid verifiering på FPGA-nivå. Dessa problem inkluderar bl a: • Spårbarhet av testresultat – t ex att kartlägga och jämföra hårdvaruutgångar till motsvarande RTL-simuleringsresultat och spåra dem mot den ursprungliga kravspecifikationen. Detta är en stor utmaning. Eftersom de flesta traditionella testmetoder inte tillåter faktiskt test av hårdvaran med alla tänkbara kombinationer av stimuli, definierade av kodtäckningsgraden för RTL-simulering, kan inte alla krav spåras och ytterligare analys kommer därför att krävas. • Att manuellt generera testvektorer för att verifiera specifikationen är en tidsödande uppgift – och en som inte sällan kan ta ett halvår för en inte alltför komplex applikation. För RTLsimulering skapas testbänkar för att verifiera specifika krav och utmaningen här blir att hitta ett sätt att återanvända dem för att förkorta tiden för hårdvarutestningen. • FPGA-implementeringsprocessen kan i sig introducera fel i funktion eller timing. Inte minst kan en uppdatering av syntesverktyget ofta resultera i fel. Eftersom målenheten inte kan innehålla några ytterligare debugmoduler (exempelvis prober specifika för JTAG-debugverktyg), är det inte lätt att analysera och felsöka problemen. • Ett flertal testmiljöer behövs sålunda, för att verifiera olika uppsättningar av testfall. Detta tenderar att involvera manuell förbikoppling av ledningar och kablar, där ingenjören riskerar att lätt koppla fel. Dessutom måste man för varje testmiljö utveckla flera testfall, som var och en skall analyseras - vilket som bekant kan ta månader att slutföra. Att verifiera specifikationen på FPGA-nivå är absolut nödvändigt för säkerhets- och verksamhetskritiska tillämpningar, men kombinationen av alla ovanstående frågor innebär att en kontroll på kretskortsnivå är ganska svår och ibland helt enkelt inte möjlig. Följaktligen väljer ingenjörer allt oftare att verifiera direkt i hårdvaran.

• Ett COTS-moderkort (PCIe) för att skicka testvektorer till och läsa resultat från dotterkortet. • Mjukvara för att få det hela att fungera tillsammans. Som en del av ett traditionellt designflöde, är testbänkarna skapade för RTL-simulering. De innehåller testvektorer för att köra hela konstruktionen. Hårdvaruverifieringsmetoden bygger på detta grundläggande steg, med tillägg av en simulator-plugin för lagring av sekvenser av stimuli som körs (inom RTL-simuleringen). Dessutom genererar dessa plug-in automatiskt testvektorer från flera testbänkar. Processen, som hos Aldec är helt automatiserad, genererar två uppsättningar testvektorer för alla tillämpliga testbänkar. Dessa är: • ”Gyllene Vektorer”, som består av RTL-simuleringsresultaten och kommer att användas för jämförelser. • Ingångsvektorer, som används för verifiering i full hastighet. Automation leder här till en betydande tidsbesparing jämfört med att manuell testa vektorer. Även testvektorer för hårdvaruverifiering - om den förberetts i en vågform - kan användas för ytterligare granskning och analys före och efter hårdvaruverifieringen. Efter att nu enkelt ha skapat testvektor blir resterande uppgifter att: • Använda dessa testvektorer för att kontrollera hårdvaran i systemhastighet. • Dokumentera resultatet. • Koppla resultaten till RTLsimuleringar. • Se till att RTL-simulering och hårdvaruverifieringsresultaten matchar. För att göra detta i t ex Aldecs Compliance-miljö, läses ingångsvektorerna in (från en arbetsstation) till moderkortet. Compliance Software-mjukvaran kontrollerar sedan i verifieringsprocessen i maskinvaran genom att generera ingångsvektorer till FPGA-pinnarna i rätt klockhastighet. Processen görs klar automatiskt utan att lägga några ”wrappers” till vektoruppsättningen. Detta skulle ju vara negativt med tanke på kravet på spårbarhet.

ve r i f i ering i h årdva ra Denna metod bygger på användning av en bit-exakt, hårdvaruverifieringsmiljö som kan kontrollera och spåra samma FPGA-krav från RTL till målenheten, och detta med hög klockhastighet. Ett exempel på detta är Aldecs miljö för hårdvaruverifiering. Det är en verktygsuppsättning som består av: • Ett anpassat dotterkort som innehåller en FPGA (dvs den som ska verifieras).

f ull fart De resultat som erhållits under hårdvaruverifiering samplas sedan i full klockfrekvens och sparas i en vågformsfil. Aldec Compliance-mjukvaran jämför sedan automatiskt verifieringsresultaten i hårdvaran (dvs utgångsvektorerna) med RTL-simuleringsresultaten (de ”Gyllene Vektorerna”). Att köra FPGA-delen på det här sättet gör att FPGA-komponenten eller FPGA-komponen-

fortsättning från sid 34.

ELEKTRONIK I NORDEN 2/2012

I Aldecs Compliance-verktyg genereras ”golden vectors” och ingångsvektorer automatiskt för alla tillämpliga testbänkar.

PCIe-moderkort som används för att sända testvektorer till och läsa resultat från ett dotterkort som innehåller en mål-FPGA.

Dotterkort med mål-FPGA.

terna utför avsedda funktioner, isolerat, i avsedd klockhastighet och i den verkliga hårdvaran. Detta tillvägagångssätt har en klar fördel gentemot hårdvaruacceleratorer, som bara kör en kartläggning av designen på testbänksklockorna och är begränsade till simulatorns maxhastighet. Att köra hårdvaruverifieringen i full fart och i hårdvaran gör att man lättare kan upptäcka flera ty-

per av fel, t ex: • Fel orsakade av syntes- och place & route-verktyg. • Problem med samtidigt switchande utgångar (SSO) - vilket kan leda till överhörningsproblem. • Skillnader mellan simuleringsmodeller och nätlistor. • Klocknings- och resetfel. • Allmänna begränsningar eller krav beroende på FPGA-kompo-

nenten, som helt enkelt inte syns vid simuleringen (t ex om klockan är ansluten till vanliga I/O istället för den rätta klocksignalen.) En särskilt krävande tillämpning är flygburna system, där Aldecs Compliance-verktyg har visat sig särskilt effektiva som verifieringsplattform för DO-254-standarden. DO-254-certifiering baseras på uppgifter om projektets utformning, planering, design, genomförande och utprovning, och konstaterar att de krav som kontrolleras under RTL-simulering måste återverifieras under hårdvarukontroll.

v i kt i g t Hårdvaruverifiering på FPGAnivå kan vara av avgörande betydelse för säkerhets- och verksamhetskritiska tillämpningar. Att tidigt kunna testa den faktiska FPGA-kretsen, isolerad och vid systemets klockhastighet, förvissar konstruktören om att designen är felfri och stabil. Att kunna återanvända testbänken som testvektorer för hårdvarutester ger garantier för att samma FPGA-krav verifieras helt oberoende, från RTL till målenhet. Samma tester kan köras på målenheten som i RTL-simulatorn. Därför kan man uppnå hundraprocentig täckning, säkert och automatiskt. Och eftersom testvektorer genereras automatiskt, finns det ingen anledning att utveckla ytterligare tester för enbart hårdvaran. Observera att det inte finns någon anledning att ändra testvektorerna, eftersom detta skulle äventyra spårbarheten mot RTLtestbänken, som ju kommer direkt från den ursprungliga specifikationen. Slutligen ger hårdvaruverifiering på FPGA-nivå hundraprocentig visibilitet och kontrollerbarhet, något som normalt sett knappast är möjligt att uppnå. nnn

Ian Gibbins, applikationsingenjör, Aldec

37

EDA/KONSTRUKTIONSVERKTYG

Optimera FPGA för låg energiförbrukning Efter flera generationer av FPGA-enheter med all högre densitet och allt fler funktioner måste konstruktörer nu flytta fokus till energiförbrukningen. Chandra Sekar Balakrishnan, systemutvecklare hos Xilinx, visar här hur man kan ta hänsyn till energiförbrukningen från de allra första stegen i konstruktionscykeln. När transistorernas dimensioner krymper med varje ny generation inom processtekniken tenderar läckströmmen inne i transistorerna att öka. Detta leder till högre statisk effektförbrukning när FPGA-enheten inte är igång. Den dynamiska effekten tenderar också att öka, eftersom snabbare switchegenskaper hos transistorn gör det möjligt att använda högre klockfrekvenser som ökar effektförbrukningen i den de programmerbara logikkretsarna och I/Oenheterna. I och med att FPGAenheternas kapacitet fortsätter växa med varje produktgeneration ökar mängden logikkretsar, vilket innebär högre läckage och fler transistorer som arbetar med högre hastighet per enhet. En följd av detta är att konstruktörer måste uppfylla krav på

systemeffekt och termiska förhållanden i ett tidigt stadium av FPGA-utvecklingen. Fig 1 beskriver konstruktionscykeln från val av FPGA-enhet till konstruktionsteknik för lågeffektkretsar. Olika åtgärder kan tas i olika steg av arbetet i syfte att sänka FPGA-enhetens totala effektförbrukning.

val av enhet Vid val av FPGA-krets är det viktigt att först göra en utvärdering av processtekniken. Xilinx 7-serie baseras till exempel på 28 HPLprocessen (28 nanometer HighPerformance, Low-Power), en teknik som minskar läckströmmen och eliminerar behovet av statisk effektreglering i FPGAkonstruktionen. Jämförbara FPGA-enheter som tillverkas med

2009

Embedded Technology Special oktober

Säkrare virtualisering Virtualisering blir allt populärare, men många virtualiseringslösningar tar för lätt på säkerhetsfrågorna. David Kleidermacher, teknisk chef hos Green Hills Software påpekar här att man inte behöver uppfinna hjulet igen.NNN sid 12 Andas lättare med modellbaserad utveckling En allt större del av utvecklingsarbetet sker idag på hög abstraktionsnivå, med modellbaserade verktyg. NNN sid 14 Karta och program sid 7-10 Android är hett Fredrik Ademar, CTO hos TAT (The Astonishing Tribe) talar om det grafiska användargränssnittet hos Android och möjligheterna att differentiera via användargränssnittet. NNN ecs, dag 2, 15.30

ild Skarp månb x med Linu

Ett starkt startfält ER

2009 mber NIKER S ELEKTRO . 25FÖRsepte NORDEN G Nr 12/13 HTIDNIN

A NUMM I DETT

r

Läs om de olika bidragen på sid 3 till 12.

för Inga hinder köp ra köpet Nortel a kan nu genomfö elningarn Ericsson LTE-avd sid 4 av CDME/ från Nortel.

jar febe

era avslö

BRANSC

IR-kam

Foto: Göte Fagerfjäll

än vad än väntat mindre sid 4 Bättre en blev Nedgång befarat. Intel hade hos Noteöppnat ett har Renrum sid 4 Note Norrtelje b. ktronikla mikroele r anisera omorgaen har EG omorg . ikGrupp Elektron valt en ny logotype sid 6 niserat och krymefter NAND snart inte Steget hetaste flash kan NAND- CMOx är den sid 16 pas mer. . ersättaren

NIK

2 TEK

FÖR NORDENS

r kraftsamla Freescale ded för embed

d embedde dning om Specialti Special

www.elektronikinorden.com

med Prioritera dead”Earliest :# 44 line first”

ELEKTRONIKER

merbar Programhög nivå SoC på

2009

Utveckla

kognitiv och testa

radio

– sid 30

Säkrare virtualisering allt popuVirtualisering blir virtualilärare, men många för lätt seringslösningar tar David på säkerhetsfrågorna. chef Kleidermacher, teknisk påhos Green Hills Software behöver pekar här att man inte NNN uppfinna hjulet igen. sid 12

med Andas lättare modellbaserad utveckling av utveckEn allt större del på hög lingsarbetet sker idag momed abstraktionsnivå, NNN dellbaserade verktyg. sid 14

Karta och program sid 7-10

Android är hett Fredrik Ademar, CTO hos TAT (The Astonishing Tribe) talar om det grafiska användargränsoch möjsnittet hos Android via ligheterna att differentiera

turering och kraftig omstruk Efter en ljus i tunneln r för emser nu Freescale lar på produkte kraftsam urvalet bedded. adet bredaste – Vi har inbyggnadsmarkn chef för kretsar Steve Wainwright, den säger EMEA. kan ge för Freescale att det som sätt Han säger på många lla i Europa framgång till den industrie mindre är kopplat dess många , med en potential världen, bilinHär finns som företag. segment konsumedan andra ustri och dustri, datorind mättade. den afustri är att mentind också på ion, som pekar Han ll för distribut 20 åren, färsmode de senaste sid 14 har använts längre. inte fungerar ght, chef Steve Wainwri EMEA. en Freescale Zettergr Foto: Jan

milkostar många år i Stora SoC-projekt prototypframtagför några innebär utveckling, lanserade joner i produktion. Det som ErCypress första familj programning och bara stora företag pengar att sedan sin stort sett tillräckligt mycket genomSoC-komponenter merbara icsson har för att kunna med mikroprocessor, på och prooch kompetens (PSoC) projekt. varianter funktioner Med de föra sådana finns andra åren har analoga logik. Men det De senaste blivit allt på kisel. logik grammerbar utsystem mera avancerade fortfarande 5-familjerna betydligt SoC i programmerbar även om vara stor. Här och PSoC mera. kan och intressantare, PSoC 3- göra mycket att Semivecklingskostnaden både FPGA-tillverkare och billigare går det från Cypress här försöker göra det lättare Och efter Jim Davis Corp berättar andra att färdiga moduler. tidigare i conductor att använda prisreduktion allt intressom ett försöker sin dramatiska om möjligheterna. Altium har framFöretaget projekt år framstår olika alternativ. från kortkonstrukinbäddade projektets santare spektrat till synes mycket Hur mångaflyttats mellan omarbetningar i en täcka hela större gångsrikt mjukvara utan att och materialspecifition till ändå miljö. Om svalivscykelfaser routningen som Cypress 3-arkitekturen lättanvänd har krävts? fallet är är om inte består, av systemkonstruktioner, över PSoC Men frågan med sina PSoC-kretDen programmerbara eller layouterprocent, som som gör hos arkitekturen företaget kationer 1 – Blockschema än 100 inbäddade världen, för de dilanserade digital, av systembussar är intressantast, ny Fig bättre den veckan att vara – en ret är mindre neddelare) klockor anslutningen av fig 1, vara en delen av 16-bits med betydligt snabba sar. I förra framgår valfri GPIO och fyra för större perfekta lösningenkonstruktion, klockor (med både familjer, Alla refe- det möjligt för eller LCD-driv-I/O två nya och man får nu programkan spara exskulle den för inbäddad in oräkneliga gitala periferienheterna CapSense möjlighet som periferienheterna. eller två prestanda hyfsat mycket analoga analog, mönsterDen här för de analoga fyra interna metodologi teknikern sparar kraftfull med att antalet och vettiga till processorer, verkligt i och med vilken och tankemödor. tekni- rerar tillbaka och kortlayoten flexiklisterlogik kronor merbar kraftfullt, arki- stora pengarkan hållas ner de utmaningar gäller timmar, den analoga terna klockkällor. behandlarvarje dag när det UDB i 8- kortslager är ett mycket funktioner. är förstås på konkurartikeln enklare. En UDB logikblock. Varje inför och diskuterar, Och det åker ifrån om en ALU-baserad sta- kan göras Cypress kerna ställs konstruktioner dessa utma- belt digitalt innehåller en och sidan somHär talar vi verkligen en styrsätt, hur inbäddade och systemnivå om analoga program- tekturerna programmerbarhet två PLD:er, klockrenterna. med gott se användmed riktig då riktig länge haft kompopå ett pragmatiskt kan klaras av bits dataväg, samt en innebär prolätt att har enchipslösning, billig Det är i form av ningar kan på systemnivån. egentligen verk- tusmodul Dessa element hos Vadsystemnivån? Vi relativt funktioner. för en funktionenkedje- på (CPLD:er, merbarhet låg energiförvad innebär systemnivån? logik återställningsmodul. anaockså för att utföra Den ningsområden nentnivåprogrammerbarhet på digital Men först, med mycket De kan kombineras och komponentoch extrem flexibilitet. grammerbar mera), programmerbar för att möjligsålt i 500 capacitor lig programmerbarhet enkel styrprocessor. UDB:er kan de FPGA:er med PSoC har talar för (switched brukning med en till andra Alternativt programmerbara att börja Pro- kopplas kringutrust- log funktionalitet typ första generationen och mycket programmerbarhet får till processorer. samma större funktioner. exemplar UART: liknande funktioner), sådan digital miljoner versionerna får en göra i så fall PWM:er, Programmerbarhet på systemnivån med konfigurerbarhet. att bygga UDB:er klockor och programmerbara implementera Det innebär att de nya timers, räknare, Med 24 dessa programinte förväxlas är förmågan byggstenar. NNN ning som och CRC:er. Vad programmerbarhet av mottagande. enkelt alla en enda platt5-enhetsfamiljer SPI en grammerbarhet ett systemskifte.Göte Fagerfjäll är helt på med grundläggandeimplementeras ar, I2C, 3- och PSoC något av innebär funktion i hårdvakomponenter som kontrolleras utöver vissa PSoC och med implementera sammanhang merbara enda plattform lättanvänd, hiekärnor, byggstenar att bygga i I detta man till med 25 en för av kan form. En helt via tillsammans dessa grundläggande — en utvecklingsmiljö. multicoreprocessor 2, som används ARM Cortex-M3-processoreroch konfigureras av konfigurering ran och finns i fig med hjälp och signalsökvägar. 8051- eller interna DMA-enheten rarkisk schemabaserad på detta den en funktion av en styrtillämpSom Ett exempel datasökvägar de grundläggande na, eller kraftfull arkitektur. register, en systemnivåvy exempelvis PsoC-arkitek- mycket likströmsmotor. återger inte funFig 1 visar i Cypress nya lösning- ning för en borstlösbehöver man 5. hos dessa som är analogt byggstenarna3 och PSoC komponenternai av figuren ligger byggstenar, 8-bits funktionerna funktionsblock turer, PSoC hur de enskilda en med framgår Tonvikten De analoga fasta analoga dera över består av i detalj. kringfunktionerna Dessa grundläggande (referensspänning inom rör i figuren, 32-bits ARM Cortex ar kombinerar exemplifieras de olika om det hög precisionpå +/- 0,1 procent markerade 3) eller vid vad eller ingen roll ett programmer- med och spänningsin- stället 8051- (PSoC (PSoC 5), (Universal Di- en noggrannhet Det spelar programmer- ska göra. varvräknar-, temperaturåterkoppM-3-processor UDB-block analoga block industriella temperaturför en eller en uppsättningsom kan använ- sig om sid 25 INNEHÅLL: bart klockträd, av analoga tervall), med på kisel programmerbara transim- pumptryckavläsningar med inSystem hög nivå kringutrustning routning sid 27 blandare, till motorstyrfunktionen, gital Block), bar analog implementera systembussar. SoC på operationsför- lingsslinga av en 3-fasmotorPSoC kan sid 29 effekten och programmerbar bussar och buffertar, av olika kanske körning das för att Verifiera utan att PWM-styrenheter. bussar, digitala bara SoC Kombinationen pedansförstärkare, Mer än dividuella sid 30 och udb kraftmed mera. högprecisionsfunktioner teknik stärkare mycket till kraft- klara hela systemkonstruktionen, Trådlös radio klockträd sid 33 analoga har ett och digitala möjligheter Testa kognitiv som flexibla, upp många sid 34 i SDR PSoC-arkitekturen med analoga öppnar Blockeringmed RFID periferienheter räknare fulla konstruktioner. fullt klockträd, för att stödja Följ PCB sid 35 PWM-enheter, klockor åtta individuella Störning/avstörning sid 36 störkänsligt A/D-omvandlare, Där finns GPS ÄR i fordon sid 38 med mera. El-kvalitet Tyst kraft sid 40 Elektronik/mekanik sid 42 pekskärm Kapacitiv sid 44 sjuka personer – del 3 IR avslöjar sid 46 Realtidskonstruktion Elektronikindustriföreningen

ar SoC sysmmerb Progra programmerbara sysårets Embedded Technology nya för ett Missa inte ConfeCypress banar väg sid 25 ded tem på kisel Embed navia, . temskifte rence Scandi oktober iv radio innebär raden 13-14 till Kognit gsvåg på ing söker rätt 30 i anslutn mässan Nästa utvecklin som själva sid diosystem . Tekniska olm. bästa spektrum i Stockh SDR specialEtt starkt startfält ring av filter på Blocke Vår 16-sidiga r som att undvika är svårt programvarustyrd Det utgåva medföljeoch kan till sid 33 I startgroparna Sverige ingången för en uppgång bilaga i Norden i övriga radio. här och vår hemsida läsas från or.se rd GPS måste ta Lättstö utnyttjar GPS www.elin oavsiktDen som risker för både sid 35 till hänsyn störning. lig och avsiktlig rm s pekskä tiv tion, har utvecklat Kapaci konstruk sid 40 kniken tion till ng och efterTouch-te bara ett år. af- specifika r, tillverkni sid 10 c har en snabbt på prototype etagt Syntroni sig från marknad. Gävleför som skiljer t klall färsmode rs. Företage– från gängse konsulte faser i projekt rar av alla oktober

NNN

användargränssnittet. 15.30 ecs, dag 2,

Foto: Göte Fagerfjäll

från små Award sträcker sig till Swedish Embedded för lastbilsövervakning. Årets nominerade till stora globala system har under de sju år som den varvtalsdetektorer det skall vara. Tävlingenav embeddedelektronik. Det är precis som stort sett alla aspekter funnits tagit upp i Läs om de olika bidragen

Mjuk radio Professor Christer Svensson från Linköpings Universitet talar om mjukvarudefinierad radio. Tekniken är nödvändig i men framtidens apparater, utmadet finns fortfarande ningar. Christer Svensson medverkar också i paneldisoch kussionen om forskning industri.NNN ecs, dag 2, 15.30 ecs, dag 1, 14.00

på sid 3 till 12.

Foto: Göte Fagerfjäll

Emembeddedkonferens, har varit tufft, Årets Conference Scandinavia, – Det senaste året verkligen att bedded och mer innehållsrik än men nu känns det säger Johan är större den nu uppgången är på väg, IM Em- tidigare. Samtidigt verkar för vi ser nu en Nordin, ordförande hittat sin form och Och då ligger ha med fler bedded Technology. helt rätt i ren tvådagarskonferens, embeddedkonferensen spår och fler teman. tiden. på sid 7 till 10 och presentationer Utställarkarta, program

Galen i multicore Världen har gått över till multicore, men programmerarna är inte med på tåget. David Stewart hur från CriticalBlue visar man kan klara övergången att börja till multicore utan NNN om från början igen. 13.30 ecs, dag 2,

www.elektronikinorden.com

för

Från idéiga produkter till färd

om

rden.c

nikino

lektro

w.e på ww e nytt

ast Läs sen

Årets embeddedkonferens, Embedded Conference Scandinavia, är större och mer innehållsrik än tidigare. Samtidigt verkar den nu ha hittat sin form och vi ser nu en ren tvådagarskonferens, med fler spår och fler teman.

Utställarkarta, program och presentationer på sid 7 till 10

. BRANSCHTIDNINGEN

på System alla kisel för

I startgroparna för en uppgång – Det senaste året har varit tufft, men nu känns det verkligen att uppgången är på väg, säger Johan Nordin, ordförande för IM Embedded Technology. Och då ligger embeddedkonferensen helt rätt i tiden.

DEL Nr 12/13, 25 september 2009

tser på flygpla ografisystem av smittde IR-term sa spridningen svininfluensa. sid 42 Automatisera till att begräntill exempel som kan hjälpa Foto: Xenics sjukdomar samma

Foto: Göte Fagerfjäll

Årets nominerade till Swedish Embedded Award sträcker sig från små varvtalsdetektorer till stora globala system för lastbilsövervakning. Det är precis som det skall vara. Tävlingen har under de sju år som den funnits tagit upp i stort sett alla aspekter av embeddedelektronik.

sid 45

Mjuk radio Professor Christer Svensson från Linköpings Universitet talar om mjukvarudefinierad radio. Tekniken är nödvändig i framtidens apparater, men det finns fortfarande utmaningar. Christer Svensson medverkar också i paneldiskussionen om forskning och industri.NNN ecs, dag 2, 15.30 ecs, dag 1, 14.00 Galen i multicore Världen har gått över till multicore, men programmerarna är inte med på tåget. David Stewart från CriticalBlue visar hur man kan klara övergången till multicore utan att börja om från början igen.NNN ecs, dag 2, 13.30

Fig 1. Olika åtgärder kan tas i syfte att sänka FPGA-enhetens totala effektförbrukning, från val av FPGA-enhet till konstruktionsteknik för lågeffektkretsar.

28 HP-processen har inte nödvändigtvis någon prestandafördel, men kan förbruka mer än dubbelt så mycket statisk effekt. Att gå från en större prototypenhet till en mindre FPGA-enhet för produktion sänker effektförbrukningen effektivt, samtidigt som kostnaden för laserbearbetning m m kan begränsas. Detta kan göras utan

större problem vid användning av FPGA-enheter som baseras på en enhetlig arkitektur. I större system, som vid konventionella konstruktioner kräver flera FPGA-enheter, kan en FPGA-komponent med hög densitet vara till stor hjälp när data behöver flyttas med höga hastigheter mellan separata enheter. Xilinx SSI-teknik (Stacked-Silicon In-

terconnect) gör detta möjligt genom att aktivera samkörning av flera FPGA-chip som sammankopplas med en kiselinterposer som ger tiotusentals anslutningar. Gränssnittseffekten (bandbredd per watt) kan vara upp till 100 gånger lägre jämfört med ett motsvarande gränssnitt byggt med I/O-enheter och transceiver, medan den högsta tillåtna statis-

Du håller dig väl uppdaterad? Mellan tidningsutgivningarna kan du läsa senaste nytt varje dag på vår hemsida eller prenumerera på vårt veckovisa Nyhetsbrev och få veckans viktigaste nyheter utvalda av våra redaktörer.

Överallt och när du vill! Fyra smarta sätt att hålla sig uppdaterad

tidning – webb – e-tidning – nyhetsbrev

Nordens största och ledande källa för elektronikkonstruktion

www.elektronikinorden.com 38

ELEKTRONIK I NORDEN 2/2012

EDA/KONSTRUKTIONSVERKTYG

Fig 2. Olika Xilinx-verktyg hjälper konstruktörer att bedöma krav på termiska egenskaper och på strömförsörjning genom hela utvecklingscykeln.

ka effekten också är lägre jämfört med enheter av liknande dimensioner på en monolitisk kiselplatta av standardtyp.

s p ä n n ingsskal ning Skalning av FPGA-enhetens driftspänning sparar också in både statisk effekt och dynamisk effekt. Utrymmet i 28 HPL-processen gör att 7-serien i varianterna -2L (1,0 V) och -2L (0,9 V) FPGA kan erbjuda mycket låga statiska och dynamiska effektbehov utan hastighetsförluster. En drivspänning på 0,9 V sänker den statiska effekten med cirka 30 %. Spänningsfallet innebär också reducerade prestanda, men Xilinx väljer ut enheter av typen -2L (0,9 V) och kontrollerar hastigheten och ger även en mer noggrann specifikation vad gäller läckage. Den här avsökningsmetoden sänker effekten med 55 % i ett värsta scenario jämfört med enheter med standardspecifikationen vad gäller hastighet. Eftersom dynamisk effekt är proportionell mot VCCINT², innebär en tioprocentig reduktion av VCCINT en effektminskning med 20 %. ef f e k tu ppskat t ning o c h o pt im e ring Det finns en omfattande uppsättning verktyg som hjälper konstruktörer att bedöma krav på termiska egenskaper och på strömförsörjning genom hela utvecklingscykeln. Fig 2 visar hur Xilinx-verktygen stöder de olika stegen i utvecklingsarbetet. XPower Estimator (XPE) är ett kalkylblad som ger en tidig uppskattning av effektförbrukningen, till och med innan planeringen av konstruktion och implementering har påbörjats. XPE hjälper också till att utvärdera arkitekturen och valet av enheter, och hjälper till att välja lämpliga strömförsörjnings- och termoregleringskomponenter. Programmet PlanAhead ger en mer noggrann uppskattning av effektfördelning på RTL-nivå. Konstruktörerna kan ange enhetens driftmiljö, I/O-egenskaper och standardmässiga aktivitetsvärden för konstruktionen, genom att använda begränsande värden eller det grafiska användargränssnittet. PlanAhead läser sedan av HDL-koden i syfte att uppskatta vilka konstruktionsresurser som behövs, och rapporte-

rar den uppskattade effekten baserat på en statistisk analys av aktiviteten i varje resurs. Efter placering och anslutningsplanering kan XPA (XPower Analyzer) ge konstruktören möjlighet att lokalisera de block eller delar av konstruktionen som förbrukar mest effekt, och därmed identifiera de områden där optimeringen ger bäst resultat.

ef f ek topti meri ng i mjuk vara XST-verktyget (Xilinx Synthesis Technology) som ingår i ISE Design Suite stöder effektmedveten konstruktion genom att möjliggöra optimering av logikkretsar för makrobearbetning på block som exempelvis multiplikatorer, adderare och RAM-block. Användning av alternativet –power yes minimerar antalet samtidigt aktiva RAM-portblock. Ytterligare ett steg som kan tas när tidsvärdena hos anslutningsvägarna inte är kritiska, är att forcera användning av den mest effektiva mappningen av RAM-block oavsett hur detta påverkar prestanda. Användning av Area Optimisation-läget i XST kan också spara effekt genom att minimera antalet resurser som används, även om detta kan innebära sämre prestanda. Aktivitetsmedveten optimering, eller intelligent grindstyrning genom XST-systemets mappningsalternativ –power high, kan sänka kärnans totala dynamiska effekt med över 15 %. Dessa algoritmer analyserar de logiska ekvationerna per klockcykel i syfte att identifiera register som inte bidrar till resultatet. Fininställda grindstyrningssignaler används sedan för att neutralisera switchningsaktiviteter som inte används. Användning av kapacitansmedvetna optimeringar ger också värdefull effektbesparing. Det finns två huvudmetoder för detta: • Gruppera klocklaster: Den här processen styrs av mappningssystemets – power on-alternativ, och omorganiserar placeringen av synkrona element, och sänker kärnans dynamiska effekt genom att reducera både klockresurserna och buffertbehoven. • Gruppera datalaster: Den här algoritmen är också aktiverad vid mappningssystemets –power onalternativ, och minimerar den totala kabelledarlängden genom att

ELEKTRONIK I NORDEN 2/2012

placera relaterad logik i nära anslutning, samtidigt som prestandakraven uppfylls. Automatisk avstängning av transceivrar som inte används, faslåsta kretsar, digitala klockhanterare och I/O-enheter rekommenderas. Enheterna i 7-serien eliminerar dessutom läckage från oanvända RAM-block genom att tillåta effektgrindstyrning så att endast det instansierade RAMblocket strömförsörjs.

te k n ik f ö r l å ge f f e k tko ns truk tio n Det finns många konstruktionstips och tekniker för att minimera effektförbrukningen i en FPGAkonstruktion. En reducering av logiken i konstruktionen där detta är möjligt är avgörande, till exempel genom användning av dedikerade maskinvarublock i stället för att implementera samma logik i CLB (konfigurerbara logikblock). Detta reducerar det totala antalet transistorer och gör det möjligt att använda mindre enheter, vilket leder till lägre statisk och dynamisk effekt. En allmän regel är att anslutna resurser skall användas i så stor utsträckning som möjligt. Dessa kan styras individuellt, eller som en grupp, i riktning mot FPGAväven eller kiselresursen. Xilinx CORE Generator är ett verktyg som kan hjälpa till att anpassa dedikerad maskinvara för instansiering av en specifik resurs. Konstruktörer kan överväga användning av oanvända hårda IP för alternativa uppgifter. Ett exempel är användning av DSP48-block som multiplikatorer, adderare/ ackumulatorer, wide logic-komparatorer, skiftare, mönstermatchningsenheter eller räknare, eller användning av RAM-block som tillståndsmaskiner, matematikfunktioner, ROM-minnen eller logiksöktabeller (LUT – wide logic lookup tables). o p time r a s t y r s ign a l e r Tilldelning av styrsignaler för synkrona element som klocka, verkställning (set), återställning (reset) och klockaktivering kan påverka enhetens densitet, nyttjandegrad och prestanda. Ett fåtal riktlinjer hjälper till att minimera effektpåverkan. Användning av både ”set” och ”reset” på ett register eller en latch bör undvikas, eftersom den under-

liggande vippan endast kan implementera ett av kommandona ”set”, ”reset”, ”preset” eller ”clear” åt gången. Ytterligare styrsignaler förbrukar extra FPGA-logik. Styrsignalerna skall vara aktivt höga där detta är möjligt. Aktivt låga signaler kräver invertering som förbrukar en LUT-ingång och därmed kan öka runtimevärden och sänka enhetens nyttjandegrad. Om det inte går att undvika aktiv-låg polaritet skall inverteringen utföras i kodens hierarkiska toppnivå. Reducering av onödig användning av kommandona ”set” och ”reset”, som förhindrar logikstrukturer som skiftregister/LUTkretsar (SRL-kretsar), LUTRAM-minnen och RAM-block från att anslutas, kan hjälpa till att förbättra placeringen, öka prestanda och sänka effekten. Många kretsar kan fås att självåterställas utan att någon ”reset”-funktion behöver användas. Användning av BUFGMUX, BUFGCE och BUFHCE för grindstyrning av en hel klockdomän hjälper till att optimera klockans och blockets aktivitet. För applikationer som bara pausar klockan på små ytor i konstruktionen kan klockans aktiveringsstift (clock-enable) i FPGAregistret användas. Andra tips innefattar placering av logik som används oregelbundet i en enda klockregion för att förhindra att konstruktionen breds ut över flera klockregioner. Verktygen försöker utföra detta automatiskt. Vissa konstruktioner kan kräva manuella insatser. Vi rekommenderar även steget att begränsa datarörligheten runt FPGA-enheten genom färre och kortare bussar, samt noggrann placering av stift och motsvarande logik under ytplaneringsstadiet.

pa rtie l l o mko nfi g u re r i n g Effektiv användning av partiell konfiguration kan spara in både statisk och dynamisk effekt. Konstruktörerna kan i princip skapa tidsintervall inom enheten och därmed använda en mycket min-

dre FPGA-enhet (och spara statisk effekt). Dynamisk effekt kan sparas in genom steget att byta ut en högprestandaenhet mot en lågeffektversion av samma typ. På liknande sätt kan I/O-enheter omkonfigureras, till exempel vid konvertering av effekthungriga LVDS-I/O-enheter till gränssnitt med lägre effektbehov, t ex LVCMOS (i de fall då til�lämpningen tillåter detta). I vissa konstruktioner uppgår I/O-effekten till halva totaleffekten, särskilt i minnesintensiva system. Lågeffektstandarder för I/O, t ex HSLVDCI, kan innebära betydande effektbesparingar vid kommunikation mellan flera FPGAenheter, och i minnesgränssnitt som arbetar med lägre hastigheter. Optimering av slew rate och drivningsstyrka, samt användning av DCI-kretsar (Digitally Controlled Impedance) minimerar också effektförbrukningen vid FPGA-termineringar.

t r an s c e i ve re f f e kt Xilinx 7-serie FPGA-transceivers erbjuder lågeffektlösningar som innefattar en delad LC-faslåsningskrets, och en fyrvägs-PLL för fyrvägskonstruktioner. Andra effektiva effektbesparande metoder innefattar val av lägsta möjliga PLL-arbetsområde, aktivering av TX/RXPOWERDOWN-alternativ individuellt, samt aktivering av PLL-frånslag i lägsta effektläget. re d an f r ån bö r jan Förståelse och implementering av teknik för effektkänslig konstruktion, innan programmeringen påbörjas, är den mest effektiva rekommendationen för att sänka systemeffekten. FPGA-konstruktionsverktygen ger också många funktioner som hjälper till att uppfylla effektspecifikationerna, och tillhandahåller information som ger kretskortskonstruktörer möjlighet att optimera konstruktionen av strömförsörjningskretsar. n n n Chandra Sekar Balakrishnan, systemutvecklare, Xilinx

Labbaggregat 3300 W 0 - 660 V 0 - 220 A Delta Elektronika

www.polyamp.com 39

EDA/KONSTRUKTIONSVERKTYG

Högre utbyte med noggrannare korrektion Med en rad korrektioner och optimeringar har halvledartillverkarna lyckats att nå förvånansvärt högt produktionsutbyte, också i de senaste geometrierna. Men ännu så länge har man inte tagit hänsyn till variationerna över arean på en wafer. Philippe Morey-Chaisemartin och Eric Beisser från det franska EDA-företaget Xyalis beskriver här en metodik som gör det möjligt att kompensera också för de variationerna. En del produktionssteg vid halvledartillvekning leder till processvariationer på wafernivå som inte går att bortse från. Vi har framför allt kemisk-mekanisk planarisering, CMP, som är en icke-homogen process och där man kan se variationer i tjocklek beroende på hur långt från centrum ett visst chip är. Variationerna inverkar sedan på det individuella chipets prestanda och dessutom på det slutliga processutbytet. Den här effekten kan förstärkas av det faktum att tjockleksvariationer på bearbetade wafers ger problem med fokusering i senare fotolitografiska steg. Normalt sett minimerar man problemen med varierande tjocklek på grund av CMP genom att lägga in ”dummies”. Men de korrigeringarna baseras bara på modeller som använder genomsnittliga värden. I den här artikeln föreslår vi en metodik som gör det möjligt att göra olika optimeringar på olika delar av en wafer. Metodiken drar nytta av en befintlig teknik som kallas ”Multi Layer Reticles”, och kräver därför inga nya investeringar i utrustning.

i n t ro d u kt ion I alla klassiska metoder för att förbättra produktionsutbytet vid

Fig 1. Typisk tjockleksvariation.

Fig 2. Två olika korrektioner.

40

planarisering (CMP) används ”dummy shapes”, alltså mönster som inte har med konstruktionen att göra. De läggs in i originalkonstruktionen beroende på genomsnittliga processparametrar, som i sin tur baseras på variationen mellan olika chip på wafern. Förutom variationen mellan de individuella chipen har många studier också pekat på variationerna på wafernivå. Dessa processvariationer kan ha stor inverkan på komponentprestanda och kan leda till ickefungerande chip eller prestanda som ligger utanför specifikationen. Problemet blir allt mera kritiskt i takt med att teknologinoderna utvecklas. Förhoppningsvis är CMP-processvariationerna över en wafer ganska förutsägbara. Här skall vi beskriva hur man kan göra för att förbättra det övergripande processutbytet genom att justera de klassiska layoutoptimeringarna. DFM-optimeringarna görs med hänsyn inte bara till de genomsnittliga processparametrarna, utan också till en extra parameter, som är avståndet från chipet till waferns centrum. Den här optimeringen kan användas antingen för att optimera ”dummy insertion” eller för att korrigera optisk proximitet. I det

första fallet är målet att minska variationerna i tjocklek över wafern. I det andra fallet är målet att ta hänsyn till de existerande tjockleksvariationerna i OPCmodellen. I bägge fallen görs varianter av originallayouten för olika positioner på samma mask. I den här artikeln kommer vi att analysera tjockleksvariationerna på wafers med standardprocesser och se på deras inverkan på processutbytet. Vi kommer att föreslå en metodik som justerar modellerna för ”dummy insertion” och OPC, baserad på ett chips position på en wafer. Vi kommer också att ge en detaljerad analys av slutkostnaden. Slutligen kommer vi dessutom att beskriva en procedur för att automatiskt generera en ”stegningsplan” för att hantera de olika optimerade fälten på wafern. Den nya optimeringsmetodik som vi föreslår kräver inga nya utrustningar och begränsade extrakostnader. Detta eftersom den baseras på en kombination av MLR, modellbaserad CMP och modellbaserad OPC, som alla är klassiska masktekniker som används standardmässigt idag.

meter, baserad på avståndet från ett individuellt chip till centrum av en wafer. Naturligtvis kan man inte generera individuella ”dummy patterns” för varje separat chip, men vi kan definiera olika regioner, baserade på tröskelvärden av en uppskattad tjockleksvariation. De chip som tillhör en viss region på wafern kommer att processas med parametrar anpassade för den specifika regionen. Med bara ett enda tröskelvärde kan vi definiera två regioner på wafern, som framgår av fig 2. Om vi i stället har tre olika tröskelvärden kan vi definiera fem olika regioner, som framgår av fig 3. Ju fler tröskelvärden som definieras, desto mer noggrann kommer CMP-modellen att bli. Men det kan också leda till en dramatisk ökning av maskkostnaden och en mera komplex fotolitografisk process.

o l ik a re gio ne r Processvariationer kan delas upp i variationer mellan chip (interdie) och generella variationer över hela wafern (intra-die). De variationer på wafernivå som uppstår på grund av CMP-processer är lätta att mäta. Fig 1 visar en statistisk analys av tjockleksvariationen som uppstår på grund av CMP. I klassiska konstruktionsflöden läggs samma ”dummy patterns” in på alla chip på en wafer. De här mönstren skall minimera tjockleksvariationen efter CMP och baseras på genomsnittliga mätvärden över hela wafern. Procedurerna för att lägga in ”dummy patterns” är oftast modellbaserade. Modellerna tar hänsyn till designspecifika parametrar, som t ex mönstertäthet (pattern density) och fysiska parametrar, som t ex ”slurry characteristics”, alltså egenskaper hos den slipvätska som används för den mekaniska slipningen. Vi vill också lägga till en ytterligare para-

up p ti ll f y r a f ält Ett klassiskt sätt för att reducera maskkostnaden är att använda samma ”reticle” (mask för mönsterprojektion i en stepper) för olika lager. Masken kan delas i två eller fyra fält och varje fält innehåller mönstret för ett individuellt lager. Vi föreslår här en teknik där de olika fälten i stället används för olika versioner av samma lager. Varje fält är då optimerat för en speciell region, med ”dummy patterns” som anpassats för den individuella regionen. Med en sådan teknik kan vi hålla kostnaden för en komplett uppsättning masker konstant. Den ökade kostnaden ligger i den längre exponeringstiden i steppern, eftersom varje exponering bara täcker hälften eller en fjärdedel av den maximala arean. Steppern måste alltså göra dubbelt så många eller fyra gånger så många exponeringar. Den här metoden kan också användas för att rätta till fokuse-

Fig 3. Fyra olika korrektioner.

Fig 4. Icke-symmetrisk processvariation på wafernivå.

ringsproblem beroende på wafertjockleken. I det här fallet kan OPC-modellen ta hänsyn till tjockleksparametern och göra olika korrektion (OPC) på olika regioner på wafern. Det kan också vara möjligt att justera OPC ”dynamiskt”. Det skulle i så fall betyda att olika wafers kan ha olika ställen där en viss optimerad version passar bäst. Tjockleksvariationen är kanske inte symmetrisk som förväntat, utan i stället distribuerad, till exempel på det sätt som fig 4 visar. Då kan platsen där de olika regionerna appliceras ändras. Det här kräver förstås tjockleksmätning av varje individuell wafer och leder till en mycket mer komplicerad process. Men, i de fall när varje parameter måste justeras perfekt för att nå acceptabelt

Fig 5. Processflöde med dynamisk OPC-optimering.

ELEKTRONIK I NORDEN 2/2012

EDA/KONSTRUKTIONSVERKTYG

Fig 6. Ekonomisk vinst i förhållande till produktionskostnad.

Fig 7. MLR-floor plan och wafermap.

produktionsutbyte kan tekniken vara en lösning. Fig 5 visar ett tänkt processflöde med dynamisk OPC-optimering.

o p t i me ring av ko s tn a d e r Den övergripande kostnaden för den här typen av optimering består å ena sidan av extrakostnaden för själva halvledarproduktionen och å andra sidan fördelarna i form av förbättrat produktionsutbyte (yield). Extrakostnaden i produktionssteget ligger framför allt i de mindre fälten och ökade antalet exponeringar som blir re-

sultatet av att använda tekniken för ”Multi Layer Reticles”. Fig 6 visar en detaljerad kostnadsanalys och ger en fingervisning för när en tvåfälts- eller fyrfälts reticle bör väljas. Valet mellan inga extra fält, två fält eller fyra fält kan göras individuellt för varje lager. Valet beror framför allt de förväntade processvariationerna på wafernivå och deras påverkan på komponentprestanda.

steg ni ng spl an Som beskrivits tidigare skall de olika fälten på en reticle kopplas

till de olika regionerna på wafern utifrån de olika optimeringskriteria som används. Wafermappen är en homogen array av chip. Att använda olika fält på samma reticle för att exponera olika mönster är ett vanligt sätt för att exponera moduler för processkontroll på wafern. Att driva steppern (eller scannern) till att exponera antingen fält som korresponderar till det grundläggande chipet eller processkontrollfält görs med hjälp av en stegningsplan (step plan). I vårt fall kan stegningsplanen, alltså beskrivningen av var på wafern de individuella fälten skall exponeras, genereras utifrån de tröskelnivåer som har genererats. Som vi nämnt tidigare kan en stegningsplan tas fram en gång för alla, utifrån den uppskattade genomsnittliga processvariationen över wafern. Alternativt kan den justeras utifrån de verkliga variationerna som mäts under processen. Fig 9 visar en stegningsplan som justerats under waferprocessen för att exakt motsvara de verkliga tjockleksvariationerna. I bägge fallen (fig 8 och fig 9) kommer fotolitografisteget att förlängas, beroende på att varje exponering bara täcker hälften eller en fjärdedel, jämfört med om hela masken används. Men, om de olika instanserna ligger på samma reticle, kan hela processen göras med en enda mask. n n n Philippe Morey-Chaisemartin. Eric Beisser, Xyalis

Fig 8. Stegningsplan relaterad till olika fält.

Fig 9. Dynamiskt justerad stegningsplan.

Referenser: • Frank Fox Anantha P. Chandrakasan, William J. Bowhill. Design of HighPerformance Microprocessor Circuits, chapter Models of process variations in device and interconnect, sid 98–115. Nummer 6. Wiley-IEEE Press, 2000. • Lerong Cheng, Puneet Gupta, Costas Spanos, Kun Qian, och Lei He. Physically justifiable dielevel modeling of spatial variation in view of systematic across wafer variability. Proceedings of the 46th Annual Design Automation Conference, DAC ’09, sid 104–109, New York, NY, USA, 2009. ACM. • G. Gielen, P. De Wit, E. Maricau, J. Loeckx, J. Martín-Martínez, B. Kaczer, G. Groeseneken, Rodríguez, och M. Nafría. Emerging yield and reliability challenges in nanometer CMOS technologies. Proceedings of the conference on Design, automation and test



in Europe, DATE ’08, sid 1322–1327, New York, NY, USA, 2008. ACM. • Puneet Gupta och Andrew B. Kahng. Manufacturing-aware physical design. Proceedings of the 2003 IEEE/ACM international conference on Computer-aided design, ICCAD ’03, sid 681–, Washington, DC, USA, 2003. IEEE Computer Society. • Andrew B. Kahng, Swamy Muddu, and Puneet Sharma. Defocus-aware leakage estimation and control. Proceedings of the 2005 international symposium on Low power electronics and design, ISLPED ’05, sid 263–268, New York, NY, USA, 2005. ACM. • Dornfeld David A Luo Jianfeng. Waferscale CMP modeling of with-in wafer non-uniformity.

Save the dateS te n i a s s i M e! s l e d n ä h årets

Boka in i din kalender, redan nu! embedded Conference Scandinavia den 2-3 oktober i Stockholm Mer information finns på www.embeddedconference.se aRRaNGÖReR Branschorganisationen Svensk Elektronik med sin sektion Embedded Technology i samarbete med tidningen Elektronik i Norden och S.E.E.

www.embeddedconference.se ELEKTRONIK I NORDEN 2/2012

41

EDA/KONSTRUKTIONSVERKTYG

Konstruera DC-DC-omvandlare för högre temperatur Genom att välja komponenter, speciellt kondensatorer, på rätt sätt går det att konstruera DC-DComvandlarmoduler som klarar höga temperaturer och ändå har lång livslängd. Ann-Marie Bayliss, marknadschef hos Murata Power Solutions, gör här en genomgång av de olika nyckelkomponenterna. När effekttätheten ökar kan den interna arbetstemperaturen hos viktiga komponenter i DC-DComvandlare bli ett allvarligt hinder för drift vid högre temperatur. Samtidigt är användarna alltmer angelägna om att bli av med kylfläktar som kräver regelbundet underhåll. Förståelse för mekanismerna bakom komponenternas “derating” möjliggör kloka val som tillser tillförlitlig funktion för DC-DC-omvandlare i miljöer med hög omgivningstemperatur såsom telekomsystem och servercentraler.

ö k a d l astst rö m De senaste årens geometriska tillväxt för logiktätheten har lett till en trend för integrerade kretsar mot allt lägre arbetsspänningar som snabbar på switchningen och håller effektförlusterna på kretsen på acceptabel nivå. Medan mycket kringliggande logik fungerar vid 3,3 V, vilket i sig är ett steg ned från de traditionella 5 V som många industrianvändare fortfarande föredrar, arbetar många processorer och FPGAkärnor på mycket lägre nivåer, där 1,8 V är vanligt och lägre nivåer blir allt vanligare. Kombinationen av tätare logik, snabbare switchhastigheter och lägre arbetsspänning gör att det behövs DC-DC-omvandlare som hanterar ökade lastströmnivåer, vilket i sin tur innebär att mer värme genereras från spänningsfall i motstånd och halvledare. I arkitekturer för distribuerad kraft måste omvandlaren även klara allt större “step-down”-förhållanden, som kan ställa till med problem för omvandlingens verkningsgrad. I större system utnyttjar konstruktörer modelleringstekniker på systemnivå för att bestämma de optimala fysiska punkterna för nedomvandling av spänningsmatning på 24 VDC och 48 VDC till önskade lastspänningar och för att hjälpa till att hantera värmebelastningen. Medan fläktar med varierbar hastighet är extremt effektiva kylverktyg kan man genom att undvika att använda dem minska bruset och förenkla utrustningens underhåll, som handlar om allt från rengöring av filter till ersättning av enheter och lager innan de slutar fungera. I många fall kan specificering av en DC-DC-omvandlare som kan fungera tillförlitligt och med en lång livslängd vid förhöjda temperaturer lindra värmehanteringsproblemen och 42

undvika behovet av fläktar.

uppsk at ta hu r ko mp o nenterna f ö r s ä mr a s Frågan blir då hur en konstruktör kan vara säker på att specificera en DC-DC-omvandlare för funktion vid högre temperatur och veta att underliggande konstruktionsproblem för omvandlaren är lösta? De flesta ingenjörer är bekanta med en tumregel som säger att varje minskning om 10°C av arbetstemperaturen från en komponents maximal märktemperatur innebär en ungefärlig halvering av dess felfrekvens under brukstiden. Grunden till den regeln finns i Arrhenius-ekvationen, som klassiskt kvantifierar tiden för kemiska reaktioner vid varierande temperaturer. Denna modell har empiriskt visat sig stämma lika bra för diffusionssom migrationsprocesser som sker i olika klasser av elektronikkomponenter, och ger en bra grund för att förutspå medeltiden till fel (MTTF) på grund av högre temperatur. Många komponenters märkning måste korrigeras (derating) över cirka 75°C, men för att konstruktionen ska lyckas är det viktigt att förstå de mekanismer som påverkar olika komponentklasser och att specificera komponenterna enligt den miljöpåverkan de kommer att utsättas för. Ett exempel – och möjligtvis det bästa exemplet för att belysa hur kemin påverkas av elektrisk stress – är att livslängden för elektrolytiska kondensatorer uppvisar ett tydligt samband mellan arbetstemperaturen, elektrisk stress och hastigheten för elektrolytens diffusion, vilket denna generiska formel för beräknad livslängd demonstrerar: L = Lr × (Tmax–T)/5 × (Vmax/V)2.5 L är här den förväntade livslängden räknat i timmar; Lr är tillverkarens märkta hållbarhet vid maximal temperatur Tmax, i timmar; T är kondensatorns förväntade arbetstemperatur; Vmax är den maximala arbetsspänning som kondensatorn är märkt för; och V är kretsens arbetsspänning. Om vi antar att konstruktören kör en 25 VDC-märkt komponent vid 70 % av dess maximala märkspänning kan en normal komponent av kommersiell klass märkt för 2 000 timmar vid 85°C förväntas ha en livslängd på runt 50 000 timmar vid 50°C. Bara genom att byta till en komponent

Fig 1. Det online-baserade simuleringsverktyget SimSurfing avslöjar beteendet hos keramiska kondensatorer och induktorer under varierande miljöförhållanden. Egenskaperna hos en 22 µF 25 V kondensator visas här.

märkt för 105°C kan den förlängas till nästan 80 000 timmar.

k e r a mis k a ko nd e n s ato re r Denna grundläggande modell är långt ifrån perfekt, men den illustrerar hur kloka val av komponenter kan inverka på brukstiden. I praktiken, och eftersom utnötning av aluminiumelektrolyter är den främsta orsaken till att kraftenheter slutar fungera i förtid, undviker exempelvis Murata Power Solutions användning av sådana utan föredrar istället när så är möjligt att använda keramiska flerlagerkomponenter. Medan den främsta orsaken till fel hos keramiska kondensatorer är att de hanteras fel, är det återigen viktigt att förstå de effekter som temperatur och spänning får över tiden. Sådana effekter beror på det dielektriska materialet och är betydligt mer uttalade vid kapacitansvärden som närmar sig teknikens gränser även om komponenterna förlorar verkningsfull kapacitans snarare än slutar fungera. X7R, som ofta väljs som dielektriskt material, har exempelvis en grundläggande kapacitanstolerans på ±15 % från -55 till +125°C, medan Y5V kan tappa sin kapacitans med mer än 80 % vid +85°C. Detta förstärks ytterligare av den effekt som gör att det effektiva värdet för en keramisk kondensator minskar betydligt vid dc-bias (förspänning) på grund av ett fenomen som kallas “polarisation reversal” som är en inneboende egenskap hos det underliggande keramiska materialet BaTiO3. ind uk to re r Liknande komponentspecifika överväganden gäller för kraftinduktorer, vars grundläggande prestanda beror på det kärnmate-

rial de innehåller. Olika material uppvisar varierande grad av förluster vid olika temperaturer beroende på kretsförhållandena. Lyckligtvis slutar kraftinduktorer sällan att fungera om de inte arbetar långt utanför sin specifikation, såsom en stor överlast som aldrig skulle uppstå med ordentlig kretskonstruktion. Ingenjörer som önskar utforska effekterna av ac- och dc-biasnivåer, frekvens och temperatur på en rad olika kondensatorer och induktorer kan dra nytta av online-baserade simuleringsverktyg, såsom Muratas SimSurfing-svit som finns i en webbläsare. Resultaten kan vara överraskande. Rutan för dc-bias i fig 1 visar exempelvis att en 22 µF/25 VDC X7R-komponent har en effektiv kapacitans på endast 7,75 µF då den utsätts för 15 VDC bias. Det är värt att komma ihåg att intern temperaturstegring uppstår i kondensatorer som hanterar rippelströmmar, såsom “Temp Rise”-rutan i fig 1 visar.

h a lvle d are De temperaturberoende egenskaperna hos halvledare är välbekanta för ingenjörer som rutinmässigt beräknar kopplingstemperaturer med hjälp av värmemotståndsmodeller. Även om flertalet typer av halvledare kan motstå en kopplingstemperatur på 150 – 175°C finns det ett specifikt problem som uppstår i DC-DC-omvandlarkonstruktioner som är kännetecknande för Schottky-dioder, i det att dessa “läcker” alltmer i takt med att temperaturen stiger. Detta kan ge hög förlust i det omvända förspända tillståndet och leda till för hög temperatur och komponentfel. De optoisolatorer som ofta finns i återkopplingskretsar kan uppvisa problem med variationer i strömöverföringsförhållande över tiden som förvärras av

en fortgående exponering för höga temperaturer, vilket förkortar systemets brukslivslängd eftersom optokomponenten förändras, vilket kan orsaka instabilitet och att omvandlaren slutar fungera i förtid. Utbyte av MOSFETar mot dioder i konfigurationer med synkron likriktare kan hjälpa till att lindra problemen med Schottky-likriktare, samt förbättra verkningsgraden. Under vissa omständigheter är det dock svårt att undvika användningen av en Schottky. Det gäller t ex den frikopplade dioden över den synkrona switchen hos en buck-omvandlare. Eftersom det nu finns Schottky-dioder och optoisolatorer som kan motstå kopplingstemperaturer på 150°C, gör väl valda komponenter och noggrann konstruktion som undviker “hot-spots” återigen att kretsar kan fungera tillförlitligt vid höga temperaturer. Viktiga restriktioner återstår dock som begränsar funktion vid hög temperatur, såsom att kraven för ULlistning föreskriver maximalt 130°C för normala kretskort.

kr i t e r i e r f ö r an v än d arval För tillförlitlig kretsfunktion på lång sikt är det viktigt att konstruktören av DC-DC-omvandlaren förstår egenskaperna hos varje komponent—framför allt när det är nödvändigt att den fungerar vid högre temperaturer. Det är då viktigt att konstruera för en “favoritpunkt” för verkningsgraden inom temperaturområdet som användare önskar utnyttja för produkten. Därmed måste användare av DC-DC-omvandlare som önskar specificera moduler för utökad temperaturfunktion se bortom de elektriska specifikationer som många tillverkare anger för 25°C och typiska generella uppgifter beträffande komponentens arbetstemperaturområde. För att ta reda på den verkliga temperaturpåverkan på en omvandlare måste användare veta var de ska mäta omvandlarens temperatur, vilket ofta anges vid en referenspunkt på komponentens yta. Sådana mätningar måste göras i en representativ miljö, alltså, med en lufttemperatur och ett flöde som motsvarar måltillämpningens. När luftflödet och dess temperatur inte specificerats, utan endast ‘arbetstemperaturen’, bör användare se till att de har förstått var den temperaturen ska mätas. Det kan vara på omvandlaren, i luften runt omvandlaren eller till och med i en idealisk, isolerad miljö med luftcirkulation. n n n Ann-Marie Bayliss, marknadschef, Murata Power Solutions

ELEKTRONIK I NORDEN 2/2012

RADIOSIDORNA

Bättre mobiltelefoner när SOS ersätter GaAs Peregrine Semiconductor har sedan företaget kom till satsat helt och hållet på en SOS-teknik, med kisel på safir. Efter en miljard tillverkade kretsar är man nu inne på sin femte generations process. Och framtida UltraCMOS kommer att i mobiltelefoner helt kunna ersätta GaAs-kretsar, inklusive slutsteg.

I stegen mot en integrerad lösning av mobiltelefonens hela ”RFfrontend” har Peregrine tagit fram antennswitchar, komplexa switchar för olika frekvensband och standarder samt digitalt avstämda kondensatorer. Målet är att i framtiden även integrerar effektförstärkare och kompletta antennfilter.

– Mobiltelefoner är utan tvekan vår största kundgrupp, berättar Rodd Novak, chef för marknadsaktiviteterna hos Peregrine Semiconductor. Peregrines komponenter används också inom segment som trådlös infrastruktur, bredbandslösningar, test- och mätteknik, industri samt rymd- och flygfart, områden där man kan dra nytta av de speciella egenskaper som Peregrines UltraCMOS-processer kan ge. Genom att använda safir i stället för kisel som substrat skapar man kisel på isolator. Tack vare att enskilda transistorer kan isoleras mot substratet blir det möjligt att seriekoppla dem för att klara högre spänningar. Den andra stora fördelen är att parasitkapacitanserna blir väsentligt mycket lägre än om man bygger på vanligt kiselsubstrat. Lägre parasitkapacitanser betyder inte bara att kretsarna kan tillverkas för högre frekvenser. I och med att parasiterna ändrar sig olinjärt bidrar de med intermodulation. Minskade parasiter innebär därför att man kan bygga mera linjära kretsar. Idag innehåller mobiltelefonerna slutsteg och även lågbrus-

förstärkare i galliumarsenid, GaAs. Hela denna ”front end” vill Peregrine kunna ersätta med en enkretslösning i kommande UltraCMOS-process. I en sådan kan man blanda såväl analoga som digitala funktioner, vilket gör det möjligt att lägga allt på samma safirbricka. Det sparar utrymme och blir billigare eftersom man kan integrera allt i samma CMOS-process och kan undvika dyrbar galliumarsenid. Peregrine är inte där än, med den komplett ”front end” men har gått igenom stegen med att ta fram antennswitchar, multibands flersystemlösningar till antennavstämning med hjälp av en digitalt styrd variabel kondensator. Se fig 2.

fabri k slöst SOI kan låta exotiskt. Men faktum är att halvledarprocessen körs i vanliga CMOS-foundries: Hos OKI (Japan), Magnachip (Korea) och Sapphicon (Australien). Är då inte safir ett dyrt substratmaterial, jämfört med kisel? – Safir är ett billigt material, det är i princip aluminiumoxid. Vi ser nu att tillverkningen på safir ökar mycket kraftigt, vilket är bra för oss.

ELEKTRONIK I NORDEN 2/2012

Det Rodd Novak åsyftar är Samsungs mycket storskaliga tillverkning av LED, avsedda som bakgrundsbelysning i TV-apparater och dataskärmar. Dessa LED tillverkas på 6” safir-wafers, sådana som Peregrine använder i sin tillverkning. Många LED-tillverkare arbetar på att ta fram 8” safir-wafers, men det ännu osäkert hur den tekniken kommer att utvecklas på lång sikt. Montering av chip, kapsling och test, s k ”back end, gör Peregrine i den egna fabriken i San Diego, men också i Malaysia, Thailand och Kina. Yole Group rapporterar en intressant trend: Korea och Kina rapporterar enorma satsningar på att ta fram kapacitet för att tillverka på safir.

n y p ro ce s s Den senaste processen heter UltraCMOS STeP5. Först ut bland produkterna är SP8T RFswitcharna PE426821 och PE426851. Utmärkande är bl a mycket låg inlänkningsdämpning, 0,35 dB vid 900 MHz och 0,45 dB vid 1900 MHz, och 37 dB isolation på samtliga vägar (900/1900 MHz). I STeP5 tillverkas också PE426151, PE426152 och PE426153. Intermodulationen för alla dessa kretsarna uttrycks som IMD2/3 och uppgår till 111 dB. Kretsarna styras via MIPI-, SPI- eller GPIO-gränssnitt. Peregrine har också tagit fram en variabel, digitalstyrd konden-

sator (DuNE) i STeP5. Fig 3 visar hur produkten RonCoff för en switch successivt har kunna minskas i takt med processutvecklingen. Rodd Novak tror att vid den tid när STeP7 har kommit fram blir det också möjligt att tillverka en hel front-end, inklusive effektförstärkare, som kan ersätta dagens lösning av GaAs-krets plus en digital krets. Om utvecklingen går framåt i samma takt som hittills skulle det kunna tyda på att enkretslösningen kan realiseras någon gång kring 2013, 2014.

ö k a d e li n jär i t e ts kr av Införandet av 4G/LTE-nätet leder har fört med sig betydande utmaningar för RF-ingångssteget i mobiltelefoner. Bland annat måste telefonerna kunna hantera ett fragmenterat RF-spektrum. Samexistens mellan band och andra standarder (GPS, Wi-Fi och Bluetooth) utgör ett problem. Bristen på en global frekvensinriktning har resulterat i att 28 LTE-band har identifierats i specifikationen för mobilstandarder från 3GPP (3rd Generation Partnership Project) (3GPP TS 36.101 V10). De många olika signalerna innebär att mobiltelefonens ingång måste ha extremt hög dynamik. Rodd Novak talar om IP3 i storleksordningen 80 dBm! Idag tillverkar Peregrin kretsarna med IP3 upp till 65 dBm. Redan det är en hög siffra. Men Rodd Novak tror att det skall bli möjligt med kommande halvledarprocesser.

Redan i år har Peregrine lyckats ta fram transistorer som leder med lägre resistans, Ron, än GaAs. Resistansen är lägre än i RF-SOI, och till skillnad från den har UltraCMOS-switchen konstant Ron. Jämförelsen gäller RFswitchar av typen SP10T. – När det gäller konkurrenternas SP10T-switchar har dessa alltför hög inlänkningsdämpning, anser Rodd Novak. n n n Gunnar Lilliesköld

Rodd Novak, chief marketing officer, vid Peregrine Semiconductor. (Foto: GL)

Senaste processen heter STeP5. STeP6 kör man igång i höst och nästa år är det troligt att Peregrine med STeP7 skall kunna integrera även RF-slutsteg i mobiltelefonernas ”front end”.

43

EMBEDDED

Automatisera programtest i embeddedsystem Kvaliteten hos ett embeddedsystem beror framför allt på kvaliteten hos programvaran. Ändå brister det ofta i programvarutesten. Magnus Unemyr, från Atollic AB i Jönköping, tittar här både på problemen och på de verktyg som hans företag har utvecklat för att förenkla programvarutesten. Att lansera en produkt som innehåller programvarufel kan vara mycket kostsamt, speciellt om man tar hänsyn till kostnader för fältuppgraderingar, returnerade produkter från missnöjda kunder, och mjukvaruuppdateringar i serievolymer. Mindre mätbart, men väl så allvarligt, kan företagets skadade rykte vara. Trots detta levereras många inbyggda system utan tillräcklig testning. Det är därför naturligt att mjukvarukvalitet får en allt tydligare fokus vid utveckling av inbyggda system.

k ö r i m ål sy st e met Många av de verktyg för mjukvarutestning som idag finns på marknaden exekverar tester av inbyggd programkod på en PC, vilket är av litet värde då det faktiska målsystemet har många skillnader, såsom andra hårdvaruinterface, timingfaktorer och minnesbe-

gränsningar. Fullt legal ANSI-C kod kan dessutom bete sig annorlunda på en PC-processor, jämfört med när samma kod körs på en microcontroller, t ex en ARM Cortex-M3. Vissa datatyper kan t ex vara signed istället för unsigned som default, vilket kan påverka hur samma programkod beter sig på olika plattformar. Det är därför av stor vikt att köra så många av testerna som möjligt på det faktiska målsystemet för att undvika att tester på en PC går bra, när samma tester inte skulle gjort det i det faktiska målsystemet. Det har traditionellt varit svårt att hitta mjukvarutestverktyg som kör testerna i målsystemet och har en smidig integration med andra viktiga verktyg, primärt C/C++ kompilator och debugger IDE’n. Ett bra verktyg för test av inbyggd mjukvara bör kunna analysera applikationens källkod, autogenerera en testsvit

One Platform, Endless Possibilities

Windows Embedded Standard 7 delivers the power, familiarity, and reliability of the Windows 7 operating system in a componentized form for developers to create advanced commercial and consumer devices running thousands of existing Windows applications and drivers. ®

®

®

Win a Nokia Lumia 800 (SIM Free) Windows Phone Go to http://www.arroweurope.com/microsoft to complete the survey and enter SCAN1 in the "Lead Code" field to be entered into a Free Prize Draw.

Your local sales contact Norway & Denmark: + 47 21306520 Sweden: + 46 8 56265717 [email protected]

44

och sedan ladda ner och köra den automatiskt i målsystemet. När testerna sedan körts i målsystemet, kan en testrapport med hundra procent lyckade tester visa sig vara mindre värdefull än man först tror. Om testsviten bara täcker en liten del av programvarans exekveringsflöde är det ganska meningslöst att den delen av koden testats framgångsrikt, när en majoritet av koden inte testats alls (dvs testfallen täcker bara en del koden). Förståelse för testprocedurernas kvalitet är därför viktig inför produktlansering, vid sidan av de faktiska testresultaten. Lyckligtvis börjar nya avancerade verktyg för testautomation och mätning av testkvalitet för inbyggd mjukvara nu komma på marknaden.

e nh e ts te s te r Ett viktigt element vid testing av mjukvara är enhetstester (“unit tests”). Dessa anropar C-funktioner många gånger med olika kombinatoriska fall av parametervärden, för att testa ”corner cases” och så många olika kombinationer av exekveringsflöden i funktionen som möjligt. Med undantag för triviala funktioner, tar det mycket arbetstid att skriva enhetstester manuellt, varför det är ett både dyrt och tråkigt arbete. Dessutom är det inte sannolikt att manuellt skrivna enhetstester verkligen driver tillräckligt många ”corner cases” och kombinationer av exekveringsflöden i funktionen. Stora delar av funktionens möjliga exekveringsflöden kan därför vara otestade, trots en stor manuell arbetsinsats. Ytterligare ett problem är att mjukvaruprojekt ofta blir försenade, med tidspress som följd mot slutet av projektet. I ett sådant läge fokuserar man oftast på att få färdigt koden, och underhåll av testsviterna kan komma i andra hand. Därvid blir testsviten inte längre synkroniserad med koden den skall testa, och hela testsviten tappar i värde, speciellt i det pressade läget då den skulle varit till störst hjälp. Det finns många verktyg för enhetstestning av PC-mjukvara, men dessa har begränsat värde för utvecklare av inbyggd mjukvara, då de oftast inte hanterar kompilering, nedladdning till målsystem via JTAG-debugger, eller exekvering av djupt inbäddad kod i det kretskort den är skriven för. Den önskvärda lösningen är

Fig 1. En trivial C-funktion kan testas genom att anropa den många gånger med olika kombinationer av parametervärden. Val av vilka parametervärden som skall väljas för att driva testen på ett optimalt görs av verktyget, även om det manuellt går att redigera (samt importera och exportera) testvektorerna.

verktyg som skapar testsviter för enhetstester automatiskt, korskompilerar dem för målprocessorn, och därefter laddar ner dem via en JTAG-debugger till målsystemet helt automatiskt. Ännu bättre blir det om denna typ av testsystem integreras väl i den vanliga utvecklingsmiljön (C/ C++ - kompilator och debugger IDE:n). Denna typ av verktyg har hittills inte varit vanliga, men nya kraftfulla verktyg som möter dessa krav finns nu på marknaden. Därmed erbjuds utvecklare av mjukvara för inbyggda system lättanvända och helintegrerade lösningar för effektiv testautomation i målsystemet.

auto m atg e n e re r i n g av te s ts v i t e r De bästa verktygen för testautomation av mjukvara för inbyggda system kan analysera applikationens källkod och automatgenerera testsviter i C-kod, som sedan automatkompileras och laddas ner till målsystemet med en JTAGdebugger helt automatiskt. Ett exempel är Atollic TrueVERIFIER, som automatgenererar testsviter som anropar C-funktionerna många gånger, med olika kombinationer av parametervärden, för att driva ett stort antal olika varianter av exekveringsflöden. Fig 1 visar hur en trivial Cfunktion kan testas, genom att anropa den många gånger med olika kombinationer av parametervärden. Val av vilka parametervärden

som skall väljas för att driva testen på ett optimalt görs av verktyget, även om det manuellt går att redigera (samt importera och exportera) testvektorerna.

au to m at i s k t e s t e xe kve r i n g När testsviten har automatgenererats (i form av C-kod) måste den kompileras, länkas, laddas ner och köras i målsystemet. Många billiga verktyg för enhetstester finns på PC, men de flesta automatgenererar inte testerna och kan bara exekvera testerna ”simulerat” på en PC, vilket har lägre värde för inbyggd programvara. Då de flesta av dessa verktyg inte integrerar sig med andra centrala verktyg för utveckling av inbyggd mjukvara, kan de vanligen inte användas för smidig testning med koppling till målsystemet. Ett undantag är Atollic TrueVERIFIER, som integrerar sig sömlöst i C/C++ -kompilator och debuggermiljön (IDE:n), och därmed erbjuder en lättanvänd testlösning där testerna enkelt hålls synkroniserad med koden, många testfall kan automat-genereras för bästa testtäckning, och integrationen ner mot JTAG-debugger och målsystemet är helautomatiserad. mätning av testkvalitet När koden har utvecklats och testats ändras fokus till att förstå vad som faktiskt hände under test-

ELEKTRONIK I NORDEN 2/2012

EMBEDDED

Fig 2. Ett exempel på hur Atollic TrueANALYZER fungerar.

ningen. Som nämndes här ovan är ett testresultat med hundra procent lyckade testfall relativt meningslöst om testerna t ex bara täcker tjugo procent av koden. Åttio procent av koden är i så fall ändå helt otestad, varvid de lyckade testresultaten därmed får begränsat värde. Mätning av kodtäckning (”code coverage”) görs med dynamisk exekveringsflödesanalys och kan användas för att studera kodexekveringen under testsessionen. Därmed kan man bedöma hur stor del av det möjliga exekveringsflödet som har körts (eller inte körts) under ett testfall. Man kan därmed kvantitativt mäta kvaliteten på testfallet, med faktiska numeriska mätvärden. Det finns många olika typer av kodtäckningsanalys, från enkla upp till mycket stringenta typer, såsom MC/DC (modified condition/decision coverage), som ofta används för mätning av testkvalitet vid testning av säkerhetskritisk programvara, t ex i styrsystem till flygplan. Alla typer av projekt kan dock dra nytta av att mäta testkvaliteten på ett stringent sätt. Med information om var testfallen är dåliga kan man förbättra testprocedurerna tills man får en hög testkvalitet för hela programvaran. Några olika typer av kodtäckningsanalys är: • Statement (block) coverage, som enbart mäter vilka eller hur många C-statements (statement blocks) som har körts under en test. Denna typ av analys mäter inte testkvaliteten avseende ändringar i exekveringsflödet. • Function coverage, som enbart mäter om en funktion har anropats eller inte under en test. Denna typ av analys mäter inte

hur många av de olika funktionsanropen som har exekverats, och den säger ingenting om testkvaliteten för funktionen i sig. • Function call coverage, som mäter vilka eller hur många av de tillgängliga funktionsanropen som faktiskt har exekverats under en test. • Branch coverage, som är en mer stringent typ av analys. Den kräver att alla kodblock och alla alternativa exekveringstrådar (t ex både if-true och if-false delen i en if-sats) måste ha blivit exekverade under en test. Branch coverage kräver ofta att en kodsektion måste exekveras flera gånger, så att alla alternativa exekveringsriktningar har provats i t ex if- och switch- satser. Branch coverage kräver visserligen att alla hoppriktningar (t ex både if-true och if-false delen) testas, men tar inte ställning till hur uttrycket evaluerades till true eller false. • MC/DC (Modified Condition/Decision Coverage), som är en mycket avancerad typ av kodtäckningsanalys. Testkvalitet på MC/DC-nivå krävs i produkter med mycket höga kvalitetskrav. MC/DC utökar kraven från Branch coverage med ytterligare krav, såsom att alla deluttryck i komplexa hoppvillkor måste testas på så sätt att alla deluttryck, oberoende av andra deluttryck, har varit den dominanta faktorn i det sammantagna hoppbeslutet. Detta innebär att kodsektioner vanligen måste exekveras många gånger, så att en sanningstabell med olika kombinatoriska fall av deluttryck blir uppfylld.

ny t t verk t yg Fram tills nyligen har det inte funnits många verktyg tillgängliga

för mätning av testkvalitet för inbyggda system. De som har funnits har ofta haft någon av följande problem; testning med enbart svaga typer av kodtäckningsanalys, simulerad testning i PC och inte på det faktiska målsystemet, svårt att använda, mycket kostsamma samt avsaknad av bra integration med övriga verktyg för utveckling av inbyggda system. Ett exempel på en ny typ av verktyg som ändrar på detta är Atollic TrueANALYZER, som är ett helintegrerat verktyg som stödjer alla typer av kodtäckningsanalys som beskrivits ovan, inklusive MC/DC. En av verktygets starkaste sidor är att analysen körs i det faktiska målsystemet. Nedladdning av kod till målsystemet sker via en vanlig JTAG-debugger, och applikationen körs på det riktiga kretskortet med exekveringsflödesanalys, varvid rigorös kodtäcknings-information sparas för senare studier och kvantitativ analys. Ett exempel på hur Atollic TrueANALYZER fungerar visas i Fig 2. En trivial kodsektion innehåller tre kodblock: ett rött kodblock körs alltid, ett grönt kodblock körs ibland beroende på hoppbeslutet i if-satsen, och ett blått kodblock som alltid körs. Koden kan visualiseras som ett exekveringsflödesdiagram, vilket underlättar förståelsen. Hoppbeslutet i if-satsen styr vilken av de två möjliga exekveringstrådarna som väljs; antingen direkt från det röda kodblocket till det blå; eller från det röda kodblocket, via det gröna kodblocket, till det blå kodblocket. Fig 3 visar hur lätt det är att använda Atollic TrueANALYZER, då de olika typerna av kodtäckningsmätning kan köras i målsystemet med endast två musklick, inklusive statement/block coverage, function coverage, function call coverage, branch coverage och MC/DC coverage. Atollic TrueVERIFIER och Atollic TrueANALYZER är helintegrerade i Atollic’s C/C++ kompilator och debugger IDE; Atollic TrueSTUDIO. n n n Magnus Unemyr, Atollic AB

Fig 3. Med Atollic TrueANALYZER kan de olika typerna av kodtäckningsmätning köras i målsystemet med endast två musklick.

ELEKTRONIK I NORDEN 2/2012

LINUXSPALTEN

Det går nog rätt Hur ser jag ut? Vilka signaler skickar jag ut? Vem är jag vän med? Livet har blivit alltmer komplicerat för mig. Adam Dunkels presenterade utmaningen för de uppkopplade prylarna på dagen för ”Internet of Things”. Åter arrangerat av SICS i samarbete med EIT ICT Labs, Wisenet, KTH och Stockholms Universitet. Platsen är Electrum i Kista utanför Stockholm. Det är i sanning en ny värld som nu står inför oss säger Adam och alla de andra talarna unisont. Miljarder av uppkopplade gruskorn som alla ska ge oss information om vår omgivning. I framtiden är det full koll som gäller. Det blir glasklart för mig att detta Utopia aldrig kommer att fungera utan ett gemensamt globalt och opolitiskt moln av kommunikation för att använda och fördela all denna information. Men är detta möjligt? Att vi skulle lyckas att bryta ner de politiska och kommersiella barriärer som omger oss i nuet känns som en vision direkt tagen ur någon av våra sciencefiction-författares verk. På samma IoT-dag inledningstalar professor Kristina Höök om sociala interaktioner. Min egen tveksamhet till det öppna sociala molnet, exempelvis Facebook, är avvaktande men det gäller inte Kristina. Sällan har jag hört någon så ärligt positiv till denna öppenhet. Javisst, som Kristina säger, den personliga integriteten är vi själva ansvariga för men idag måste vi finnas med i molnet. Vi har vår egen digitala ”persona” att sköta om. Byter du kläder när du ska på fest? Sätter du på dig arbetskläder när du ska snickra? Använder du spegel? Vi bär alla ett klassiskt persona som vi hela tiden anpassar och uppdaterar för att stämma med vår omgivning. Att ditt persona nu även finns i digital form gör inte livet farligare, svårare eller mer utmanande. Det handlar om att vara ett med tiden. Att mäta din puls och visa den i realtid på internet eller att låta lunchens motionsrunda publiceras via Runkeeper känns idag bara som en del av din digitala personlighet. Många pekar på att det är just tjänster som idag står för värdet. Det som vi är beredda att betala för. Plattformar, operativsystem, processorer och kommunikation har redan förpassats till oväsentligheter. Det

är Appen, applikationen, programmet som gör något positivt för mig, som är värdet.

ö p pe t är r ät t Så rätt allting blir när man tror på rätt sak. Självuppfyllande profetior har sin alldeles egna behagliga smak. Många har säkert berättat för vänner att alla adresser i vårt ursprungliga internet nu är använda. Att vi nära nog omärkligt kommit över till IPv6, nästa generation av internet, bryr sig få om. Med ett 128 bitar brett adressfält kan IPv6 nå tre med trettioåtta nollor efter sig unika apparater. Det är väldigt många men det sades också 1971 om IPv4 med sina 32 bitar för adress. Datanätet bestod då av två datorer. Att man ändå beslöt att låta systemet omfatta fyra miljarder unika adresser är häpnadsväckande framsynt. Ett globalt och ickepolitiskt datanät är ett måste. Utan fri och okontrollerad transport av data kommer molnet, The Cloud, aldrig att bli verklighet. Det kan inte vara så att vi ska behöva tänka på att stänga av datatrafiken, av kostnadsskäl, i våra mobiler bara för att vi hamnar utanför den lokala nätleverantörens värld. Att vi sedan kommer att slänga tusentals kronor på tjänster som levereras via nätet är en helt annan sak. Affärsmodellen för den öppna källkoden står stark. Det går inte att klara av att skapa molnet utan öppenhet. Utan molnet kan inte de många miljarderna internetprylarna fungera. Utan de små sensorerna kommer vi inte att nå Utopia. Quod Erat Demonstrandum, vilket skulle bevisas.n n n Jan Zettergren Har du en nyhet eller synpunkter för Embedded Linuxspalten, skriv till linux@ elinor.se

45

BRANSCHORGANISATIONEN SVENSK ELEKTRONIK Svensk Elektronik informerar Box 22 307 • 104 22 Stockholm Besöksadress: Klara Norra Kyrkogata 31, 3 tr Tel: 08-508 938 00 • Fax: 08-508 938 01 [email protected] • www.svenskelektronik.se Redaktör: Lena Norder • [email protected]

EU-omröstningen klar WEEE-direktivet revideras WEEE från privathushåll. Garantin får bestå i att producenten deltar i lämpliga system för finansiering av behandlingen av WEEE, eller av en materialåtervinningsförsäkring eller ett spärrat konto. En förändring är däremot att producenten får visa sina kostnader för insamling och skrotning som del av priset vid nyförsäljning.

Den 19 januari 2012 tog en tre år lång ökenvandring genom EU-byråkratin för omarbetningen av WEEEdirektivet plötsligt slut. Europaparlamentet röstade igenom ett kompromissförslag, som nu bara har formalia kvar på vägen till antaget direktiv och därefter nationell lagstiftning. När kommissionen lade fram sitt förslag till omarbetning av RoHS och WEEE-direktiven för tre år sedan, var syftet främst att förenkla, minska byråkratin och öka harmoniseringen. Det blev dock inte riktigt som kommissionen tänkt sig, starka politiska krafter ville bl a vidga omfattningen för direktiven, och begreppet ”open scope” lanserades. Det konstaterades också under diskussionerna, att den koppling mellan RoHS och WEEE-direktiven som funnits, inte längre kunde behållas. Det reviderade RoHS-direktivet antogs i juli 2011, där ”open scope” är implementerat som en elfte tilläggsgrupp, dvs alla elektriska och elektroniska produkter som inte täcks av de 10 första produktkategorierna hamnar i uppsamlingsgruppen 11. (Läs mer om RoHS2 i EiN 2011 nr 11 sid 51). När RoHS 2 var klappat och klart kom WEEE diskussionen åter i fokus. Men det var en lång väg att gå med många motstående viljor. Och med tanke på hur långsam processen varit under de första åren, gick det på slutet med en häpnadsväckande fart. Kompromissen som manglats fram är inte helt lättolkad i alla delar. Men i stora drag vet vi nu vad som kommer att gälla.

o m fat t ning Även för WEEE kommer omfattningen att vara ”open scope” dvs gälla alla elektriska och elektroniska produkter, om dessa inte explicit är undantagna. I det nya WEEE-direktivet kommer det att finnas en 6 års övergångsperiod från det att direktivet träder i kraft. Under den perioden kvarstår de nuvarande 10 produktgrupperna. Under den perioden är undantagen militär utrustning, utrustning som endast kan an46

vändas i utrustning som inte omfattas, samt glödlampor. Efter de sex åren gäller open scope, som är definierat i sex kategorier. Se tabellerna med dessa kategorier och om undantag från dessa.

nati onell a re gis te r WEEE-direktivet kommer fortfarande att vara ett minidirektiv, dvs kraven är en lägsta nivå, och länder kan höja kraven för den nationella lagstiftningen. Även registreringen måste fortsatt göras i varje enskilt land. Industrins önskemål om ett centralt register har inte tillmötesgåtts men skrivningar i direktivet uppmanar till en bättre harmonisering och samarbete mellan länderna. Man har även infört möjlighet till att en producent kan utse en juridisk eller fysisk person till behörigt ombud (authorised representative) som ska ansvara för dennes skyldigheter i enlighet med direktivet. i nsamli ng sm å l Målet för insamlingen av skrotet har ändrats från 4 kilo per person och år (ett mål som Sverige sedan länge klarat) till en procentsats av mängden skrot som genereras i landet. Varje medlemsstat ska se till att principen om producentens ansvar til�lämpas och att en lägsta insamlingsnivå uppnås årligen. Från och med fyra år efter direktivet implementering ska den lägsta insamlingsnivån vara 45 procent, uttryckt som en procentandel av den genomsnittliga vikten av elektrisk och elektronisk utrustning som har släppts ut på marknaden (POM= placed on market) i medlemsstaten under de tre föregående åren. Insamlingsvolymen ska sen gradvis utvecklas till minst 65 procent av

ganisationen Svensk Elektronik hjälper dig att hålla koll. För en snabbguidning i regelverksdjungeln kom och lyssna på vad som händer med RoHS, WEEE, REACH och Ekodesign på S.E.E. den 18 april kl 12. Välkomna! n n n Maria Månsson, Prevas AB. Ordförande i Branschorganisationen Svensk Elektronik

vi s e s p å s . e . e . Det händer mycket och snabbt på miljödirektivsfronten. Branschor-

WEEE 2 Omfattning

Lyssna på vad som händer med direktiven på S.E.E. den 18 april, uppmanar Maria Månsson.

POM inom tre år. En alternativ beräkningsmetod som anges är 85 procent av det WEEE som genererats på medlemsstatens territorium. För att uppnå målen krävs att konsumenterna har lätt åtkomliga insamlingsställen och kan lämna sitt skrot utan avgifter. Exempelvis kommer krav på att butiker över en viss storlek ska ta emot mindre elektronikskrot utan att konsumenten behöver köpa något.

d e s ign k r av Medlemsstaterna ska uppmuntra samarbete mellan producenter och materialåtervinningsföretag samt vidta åtgärder för att främja utformning och tillverkning av elektrisk och elektronisk utrustning som syftar till lättare återanvändning, demontering och återvinning av WEEE. Man pekar här särskilt på Ecodesigndirektivet (2009/125/EG) som alltså på detta sätt kopplas till WEEE. f ina ns ie r ing Vad gäller finansieringen är det inte några stora förändringar. Producenterna garanterar för åtminstone finansieringen av insamling, behandling, återvinning och miljövänligt bortskaffande av

(6 år efter implementering) Begreppet open scope definieras i sex kategorier: 1. Utrustning för reglering av temperatur. 2. Skärmar, monitorer och produkter med bildskärmar vars yta överstiger 100 cm². 3. Lampor 4. Stor utrustning (med en yttre dimension på mer än 50 cm), däribland: Hushållsapparater; utrustning för IT- och telekommunikation; konsumentutrustning; belysningsarmaturer; utrustning för återgivning av ljud eller bilder; musikutrustning; elektriska och elektroniska verktyg; leksaker, fritids- och sportutrustning; medicintekniska produkter, övervakningsoch kontrollinstrument och automater, produkter för generering av elektrisk ström. Denna kategori

WEEE 2 Undantag



inbegriper inte sådan utrustning som inbegrips i kategorierna 1–3. 5. Liten utrustning (ingen yttre dimension överstiger 50 cm), däribland: Hushållsapparater; konsumentutrustning; belysningsarmaturer; utrustning för återgivning av ljud eller bilder; musikutrustning; elektriska och elektroniska verktyg; leksaker, fritids- och sportutrustning; medicintekniska produkter; övervaknings- och kontrollinstrument och automater, produkter för generering av elektrisk ström. Denna kategori inbegriper inte sådan utrustning som inbegrips i kategorierna 1–3. 6. Liten IT- och telekommunikationsutrustning (ingen yttre dimension överstiger 50 cm)



(utöver befintliga) Följande fall omfattas inte av open scope: a) Utrustning avsedd att sändas ut i rymden. b) Storskaliga stationära industriverktyg. c) Storskaliga fasta installationer, förutom utrustning som inte är särskilt utformad och installerad som en del av dessa installationer. d) Transportmedel för personer eller varor, förutom elektriska tvåhjuliga fordon som inte är typgodkända. e) Mobila maskiner som inte är avsedda att användas för transporter



på väg och som uteslutande görs tillgängliga för yrkesmässig användning. f) Utrustning som särskilt utformats uteslutande för forsknings- och utvecklingssyften och som endast görs tillgänglig mellan företag. g) Medicintekniska produkter och medicintekniska produkter för in vitro-diagnostik, när sådana produkter förväntas bli smittosamma innan deras livslängd är slut, och aktiva medicintekniska produkter för implantation.

ELEKTRONIK I NORDEN 2/2012

BRANSCHORGANISATIONEN SVENSK ELEKTRONIK

Sektionen för test & mät möttes i Kista Test- och mätsektionens senaste möte var primärt inriktat på det förestående S.E.E.-eventet. För att få en praktisk förankring i diskussionerna runt upplägget var det naturligt att lägga möte just på Kistamässan. Det blev en delegation på 12 personer som guidades genom lokalerna. Med hallplanen i handen gällde det att försöka föreställa sig hur det kan komma att se ut den 17-19 april, för det som mötte deltagarna var en husvagnsutställning. Här fanns allt från små husbilar, för ”bara” 795 000 kr, upp till så stora att det gavs möjlighet att köra in den lilla el-bilen i bagageluckan! Men besöket gav ändå en god överblick av lokalernas dimensioner och med litet fantasi en bild av hur det hela kommer att se ut på S.E.E., den 17-19 april. En stolt Aasa Goulin, från Stockholmsmässan, som arrangerar S.E.E. i Kistamässans lokaler, inledde mötet med att berätta att hennes uppsatta mål var nått: Utställningsytorna var slutsålda re- När T&M-sektionen besökte mässlokalerna pågick de sista förberedelserna för en husvagnsmässa. Gruppen står här nära det som skall bli dan i november. Nu står 25 före- den tredje scenen på S.E.E., där föredrag runt test- och mätteknik samt produktionsteknik kommer att hållas. tag i kö med förhoppningen att trots allt få chansen att ställa ut. Eventet S.E.E. 2012 kommer för mässdagarna. Funktionen är mässan med mera. Svensk Elektronik har tillsamatt innebära en rad nya händelser kopplad till biljettregistreringen och alla med registerad biljett får mans med mässan utarbetat ett och aktiviteter. En ny webbplats har skapats automatiskt tillgång till nätverket. digert seminarieprogram. Se mer Det kommer att finnas speci- på www.see-event.se. Bengt Carldär utställarna kan lägga in bilder och information om det egna fö- ella ”appar” för S.E.E. De är ut- son, vd för JDSU Nordic AB och formade för iPhone eller An- ordförande i test- och mätsektioretaget. En annan nyhet tjänsten är droid: nen inom SE, berättade om någ”Invite people”, som gör det möj– Här hittar du alla utställare, ra riktigt intressanta föredrag ligt för både besökare och utstäl- hallskiss, du kan läsa om mässan inom sektionens områden, förelare se vilka som kommer att vara och få tips på var du kan äta en bit drag som kretsar kring ämnen på mässan och förboka möten in- mat samt hur du enklast reser till som LTE advanced, optofiber för 100 GbE och den senaste utvecklingen inom xDSL. Onsdagen den 18 april, klockSE-aktiviteter 2012 an 10, blir det medlemsträff i Svensk Elektroniks monter. • 24 Februari, kl 14.00. S.E.E. projektmöte. Bengt Carlson avslutade • 12 mars, kl 15:00 (styrelse 14:30). Sektionsmöte Komponent, T&M-sektionens möte på KistaBranschkansliet. mässan med en förhoppning att • 16 mars, kl 10:00 – 12:00. Sektionsmöte Produktionsutrustning, S.E.E. skulle bli ett lyckat event avslutas med lunch, Branschkansliet. och att medlemmarna den 30 • 22 mars, kl 9:00 – 16:00. Mälardalens högskola, maj, i samband med årsmötet, Västerås. Seminarium om test av mjukvara för inbyggda system. skulle träffas för att summera ut• 17-19 april. Scandinavian Electronics Event, S.E.E. på Kistamässan. fallet. n n n Gunnar Lilliesköld Näst sista torsdagen i varje månad kl 18:00 hålls ”torsdagstanken” på The Saddle & Sabre Mash House AB, Tegnérgatan 9 (1 tr ner), Stockholm. Anmäl på hemsidan om du kommer. Se mer på www.svenskelektronik.se För första gången hålls S.E.E. på Kistamässan.

ELEKTRONIK I NORDEN 2/2012

47

Välkomna att delta i tävlingen

SWEDISH 10 års EMBEDDED jubileum! AWARD 2012 Med Swedish Embedded Award lyfter vi fram och visar möjligheterna med embedded technology. Har ni en spännande lösning på gång? Se till att den syns! Anmäl ert bidrag.

Tävla om att ta fram 2012 års tre bästa nyutvecklade embeddedsystem i kategorierna: Enterprise – för svenska företag Student – för studenter på Sveriges högskolor Micro/Nano – för studenter och företag De nominerade bidragen presenteras på Embedded Conference Scandinavia under oktober månad i Stockholm. Där sker även prisutdelningen.

2011 års vinnare: Enterprise: Comfort Audio AB från Halmstad med bidraget Comfort Digisystem Receiver DT 10, världens första digitala minimottagare för hörapparater. Student: Högskolan i Halmstad med projektet Cooperative Adaptive Cruise Control (CACC). Trådlös kommunikation mellan fordon ute i trafiken för att samköra i fordonståg (”platooning”). Micro/Nano: Gloi AB från Mölndal med bidraget Alisensor Wheel en produkt som dramatiskt förenklar mätningen av camber- och caster-vinklar på fordon.

Vi satsar på framtiden – extra sporre för studenter! Vinnaren i studentkategorin får ett stipendium på 50 000 kronor Läs mer på www.embeddedpriset.nu om förutsättningarna

och högskola i samråd bedömer de inlämnade bidragen.

i tävlingen och vilka kriterier som måste uppfyllas. Tävlingen

Många av tidigare års vinnare i studentklassen skapar i

brukar få stor uppmärksamhet i media och prisutdelningen

dag framgång i kreativa företag. Det lönar sig alltså att visa

sker under pampiga former.

framfötterna!

Juryn består av deltagare från arrangörerna, där näringsliv

Välkommen med ert bidrag till årets tävling.

Fyll i ansökningsformulär på www.embeddedpriset.nu Sista anmälningsdag: 14 juni 2012 ARRANGÖRER:

Branschorganisationen Svensk Elektronik med sin sektion Embedded Technology och Mälardalens Högskola i samarbete med tidningen Elektronik i Norden.

Sektion inom Svensk Elektronik

www.embeddedpriset.nu